不揮発性半導体記憶装置及びその駆動方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-340179
公開番号（公開出願番号）：特開平11-177070
出願日： 1997年12月10日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】NAND型メモリセルアレイにおいて、ビット線側の選択トランジスタの機能を小面積で実現し、メモリセルアレイの専有面積を縮小化する。【解決手段】NAND型メモリセルアレイにおける複数のメモリトランジスタM12a〜M14aは、半導体からなるトランジスタ列のチャネル形成領域(例えば、pウェル4)上に、絶縁膜8,10をチャネル形成領域上と層間に介在させて浮遊ゲートFGと制御ゲートCGを順に積層させた積層ゲートを有する。トランジスタ列内でビット線BLa側の端部に位置するトランジスタM11aのゲート電極層SGは、浮遊ゲートFGと前記チャネル形成領域4の双方にそれぞれ絶縁膜10と12を介して重ねられている。

請求項（抜粋）：

ビット線とソース線の何れかにそれぞれ接続された2つの選択トランジスタと、両選択トランジスタ間に列方向に直列接続された複数のメモリトランジスタとからなるトランジスタ列を行列状に複数配置させてメモリアレイが構成され、前記複数のメモリトランジスタは、半導体からなる前記トランジスタ列のチャネル形成領域上に、絶縁膜をチャネル形成領域上と層間に介在させて浮遊ゲートと制御ゲートを順に積層させた積層ゲートを有する不揮発性半導体記憶装置であって、前記トランジスタ列内で前記ビット線側の端部に位置するトランジスタのゲート電極層は、前記浮遊ゲートと前記チャネル形成領域の双方にそれぞれ絶縁膜を介して重ねられている不揮発性半導体記憶装置。

IPC (6件)：

H01L 27/115 , G11C 16/04 , G11C 16/02 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 434 , G11C 17/00 622 E , G11C 17/00 641 , H01L 29/78 371

引用特許：

審査官引用 (5件)

特開昭63-266885
特開平2-083971
半導体記憶装置
公報種別：公開公報出願番号：特願平7-047571 出願人：株式会社東芝

全件表示

前のページに戻る