特許
J-GLOBAL ID:200903053439523273

電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-347657
公開番号(公開出願番号):特開2001-166744
出願日: 1999年12月07日
公開日(公表日): 2001年06月22日
要約:
【要約】【課題】 データ線駆動回路や走査線駆動回路の出力信号のオーバーラップ期間の発生を外部信号を使用せずに防止する。【解決手段】 例えば、複数のラッチ回路1430は、クロック信号CLXおよび反転クロック信号CLXINVに応じて転送開始パルスDXを順次シフトして出力する。この場合に、連続する2つの単位回路1430の間にそれぞれ対応して設けられる各NAND回路1464の出力信号のアクティブ期間を、該連続する2つの単位回路のうち後段の単位回路1430から出力される信号をtdだけ遅延させた信号により制限する(各NOR回路1474)。
請求項(抜粋):
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学装置の駆動回路であって、クロック信号に応じて入力信号を順次シフトして出力する複数の単位回路と、連続する2つの単位回路に対応して各々設けられ、前記各走査線または前記各データ線を選択する信号を生成する複数の単位駆動回路とを有し、前記単位駆動回路は、対応する2つの単位回路のうち後段の出力信号を遅延させる遅延回路と、該単位駆動回路に入力される該2つの単位回路の出力信号により決定されるアクティブ期間を、前記遅延回路の出力信号に基づいて制限する制限回路とを具備することを特徴とする電気光学装置の駆動回路。
IPC (3件):
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 621
FI (3件):
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 621 A
Fターム (37件):
2H093NA16 ,  2H093NC16 ,  2H093NC21 ,  2H093NC26 ,  2H093NC34 ,  2H093NC49 ,  2H093ND33 ,  2H093ND60 ,  2H093NG01 ,  2H093NG02 ,  5C006AA22 ,  5C006AF50 ,  5C006AF71 ,  5C006BB16 ,  5C006BC03 ,  5C006BC12 ,  5C006BF03 ,  5C006BF04 ,  5C006BF07 ,  5C006BF11 ,  5C006BF24 ,  5C006BF25 ,  5C006BF26 ,  5C006BF27 ,  5C006BF31 ,  5C006EC11 ,  5C006FA20 ,  5C006FA21 ,  5C080AA10 ,  5C080BB05 ,  5C080DD03 ,  5C080DD28 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK07
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る