特許
J-GLOBAL ID：200903053449185058

半導体装置の製造方法

発明者：
大音 光市

大音 光市 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-360801
公開番号（公開出願番号）：特開2000-183166
出願日： 1998年12月18日
公開日（公表日）： 2000年06月30日
要約：
【要約】【課題】 金属配線の全面を低誘電率な有機膜で覆うことにより配線間容量を低減する。【解決手段】 半導体製造装置の製造における金属配線埋め込み用の溝形成と下地配線との接続のためのコンタクト開口を同時に行う工程において、上記溝配線とコンタクト孔の全面を低誘電率な有機膜で覆うことを特徴とする。
請求項（抜粋）：
半導体製造装置の金属配線埋め込み用の溝形成と下地配線との接続のためのコンタクト開口とを同時に行う工程において、上記溝配線とコンタクト孔の全面を低誘電率な有機膜で覆うことを特徴とする半導体製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/312
FI (2件)：
H01L 21/90 B ,  H01L 21/312 M
Fターム (49件)：
5F033HH08 ,  5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ36 ,  5F033KK01 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033RR21 ,  5F033SS11 ,  5F033TT04 ,  5F033TT06 ,  5F033TT07 ,  5F033TT08 ,  5F033XX24 ,  5F058AA10 ,  5F058AC10 ,  5F058AD02 ,  5F058AE01 ,  5F058AF01 ,  5F058AG04 ,  5F058AG07 ,  5F058AH02
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM