特許
J-GLOBAL ID：200903053506328723
PCIバストレース回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平9-317558
公開番号（公開出願番号）：特開平11-149421
出願日： 1997年11月19日
公開日（公表日）： 1999年06月02日
要約：
【要約】【課題】 特別な測定機器を必要とすることなくPCIバスの観測を可能とし、PCIバスで発生しているエラーの要因を観測可能なPCIバストレース回路を提供する。【解決手段】 PCIバス解析回路2はPCIバス100上に発生する全てのトランザクションを解析し、エラーが発生した時のトランザクションを保存するためにアドレス及びコマンドを保持し、書込み回路3にその保持データを送るとともに、PCIバス100で検出したエラーをエラー検出回路6に通知する。エラー検出回路6にはエラー通知を受取ると、その要因を書込み回路3に送る。書込み回路3はPCIバス解析回路2及びエラー検出回路6からのデータをRAM5に書込む。読出し回路4はシステムバス200を介して指定されたエントリにあるRAM5のデータを読出してシステムバス200上に送出する。
請求項（抜粋）：
ブリッジ回路を介してシステムバスに接続されるPCIバスにおける不具合の原因の解析を行うためのPCIバストレース回路であって、前記PCIバスで発生しているエラーの要因を観測する観測手段を前記ブリッジ回路に有することを特徴とするPCIバストレース回路。
IPC (2件)：
G06F 13/00 301
, G06F 11/34
G06F 13/00 301 C
, G06F 11/34 D
