特許
J-GLOBAL ID：200903053605923803
圧接型半導体装置
出願人/特許権者：
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平6-246927
公開番号（公開出願番号）：特開平8-088240
出願日： 1994年09月15日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 マルチチップ圧接構造にすることにより車両用、産業用に適した高信頼性のプレーナ型のMOSゲート駆動型スイッチングデバイスを提供する。【構成】 MOSゲート駆動型チップ17を含む複数の半導体チップの各終端部に合成樹脂のチップフレーム33を装着し、各チップ17、19を互いにそのチップフレームを接するように同一平面に配列し、これらを第1の電極板23及び第2の電極板27で圧接し固定する。また、配列された複数のチップの周囲を第1の電極板23及び第2の電極板27によって挟まれた外部フレーム21で各チップの位置を規制する。各チップの終端部に装着した合成樹脂のチップフレームは、終端部の絶縁保護を行うと共に位置決めガイドの役割を果たし、チップの固定と圧接板の固定を最小限の寸法で可能にする。配列されたチップの外周を囲む外部フレームは、ゲート電極の位置関係を正確にすることとチップを高密度に配列することを可能にする。
請求項（抜粋）：
周囲を絶縁性樹脂のチップフレームによって囲まれた複数の半導体基板と、第1の電極板と、第2の電極板とを備え、前記半導体基板を互いに前記チップフレームが接するように同一平面に配置しこれら同一平面に配置された前記半導体基板を前記第1の電極板及び前記第2の電極板とで上下から圧接してなることを特徴とする圧接型半導体装置。
IPC (3件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved