特許

J-GLOBAL ID：200903053651052108

半導体装置

発明者： 村本 英俊
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 求馬
公報種別：公開公報
出願番号（国際出願番号）：特願平11-216323
公開番号（公開出願番号）：特開2001-044293
出願日： 1999年07月30日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 作動電圧の異なるトランジスタが混載する半導体装置において耐性や微細構造を確保しつつ迅速にウェハプロセスを立上げ可能な構造を提案する。【解決手段】 ゲート部3A〜3C長さ、ゲート酸化膜31A〜31C厚さを、作動電圧が高いほど長く、厚く設定して高電圧トランジスタTCではチャネルの電界を抑制して耐性を高め、低電圧トランジスタTAでは作動電圧の低さに応じて微細化する。ウェル11のソース13およびドレイン14との接合底部における濃度を4×1018×(VCCmax )-1.6[cm-3](VCCmax :最大作動電圧[V])以下とすることで耐性を確保しつつ、すべてのトランジスタTA〜TCでウェル11を同じに形成するとともにしきい値電圧調整用の基板100の表面部への不純物注入量を同じに設定して不純物領域形成時の熱履歴を単純化する。

請求項（抜粋）：

半導体基板に形成されたウェルの素子分離絶縁膜により画成された各領域にソースおよびドレインを形成し、半導体基板の表面のソースとドレイン間にゲート絶縁膜およびゲート電極を積層してなるゲート部を形成したMOS型のトランジスタであって作動電圧の異なる複数のトランジスタを混載した半導体装置において、ゲート長を作動電圧が高いトランジスタほど長く設定し、ゲート絶縁膜を作動電圧が高いトランジスタほど厚く設定し、ウェルをすべてのトランジスタで同じ濃度プロファイルとなるように形成するとともにソースおよびドレインとの接合底部における濃度を、作動電圧が最も大きなトランジスタの作動電圧をVCCmax [V]として4×1018×(VCCmax )-1.6 [cm-3]以下に設定し、半導体基板最表面部へのしきい値電圧調整用の不純物の注入量をすべてのトランジスタで同じ量に設定したことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/76 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/08 102 C ,  H01L 21/76 N ,  H01L 27/08 321 D

Fターム (31件)：

5F032AA34 ,  5F032AA44 ,  5F032AA77 ,  5F032BA02 ,  5F032CA03 ,  5F032CA17 ,  5F032CA24 ,  5F032CA25 ,  5F032DA23 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78 ,  5F048AA01 ,  5F048AA05 ,  5F048AA07 ,  5F048AA09 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048BA01 ,  5F048BB03 ,  5F048BB05 ,  5F048BB16 ,  5F048BC05 ,  5F048BC06 ,  5F048BC20 ,  5F048BD04 ,  5F048BE03 ,  5F048BG12 ,  5F048BG13 ,  5F048DA25

引用特許：

審査官引用 (3件)

• 不揮発性半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平9-064261   出願人：松下電子工業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-113250   出願人：富士電機株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平7-183941   出願人：日本電信電話株式会社