特許
J-GLOBAL ID：200903053851063082
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-316241
公開番号（公開出願番号）：特開平11-135755
出願日： 1997年10月31日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 メモリセルキャパシタの誘電体膜として、高誘電率を有する金属酸化物膜を安定に製造できるようにする。【解決手段】 ゲート電極、ソース/ドレイン拡散層、層間絶縁膜が形成された半導体基板1上に、低圧CVD(Chemical Vapor Deposition)法によってTiN/Ti膜からなる下部電極2を形成し、前記下部電極2上に常圧CVD により、半導体基板1の温度450 〜800 °CにてTaOx膜3を形成し、次に、前記TaOx膜3を、酸素雰囲気中で850 °Cの温度で5分間酸化させ、その後、半導体基板1上にAl膜を成膜して上部電極4を形成する。
請求項（抜粋）：
ゲート電極、ソース/ドレイン拡散層、および層間絶縁膜が形成された半導体基板上に、前記層間絶縁膜を貫通して前記ドレイン拡散層に接続するストレージノード電極を形成する第一の工程と、前記ストレージノード電極上に、過剰に酸化された金属酸化物膜を形成する第二の工程と、前記金属酸化物膜上に、セルプレート電極を形成する第三の工程とを備えることを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01L 21/316
, H01L 27/04
, H01L 21/822
H01L 27/10 621 Z
, H01L 21/316 P
, H01L 27/04 C
, H01L 27/10 651
