特許
J-GLOBAL ID：200903053902490290
化合物半導体の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-282223
公開番号（公開出願番号）：特開平9-129559
出願日： 1995年10月30日
公開日（公表日）： 1997年05月16日
要約：
【要約】【課題】 ダイシングの際に、チップの切断面に発生するクラック、チッピングを減少させる。【解決手段】 サファイア基板を20μm〜60μmの厚さに形成し(図1)、このサファイア基板へのCVD法による素子形成過程を、40〜60°C/min の昇温スピードによってサファイア基板を所定温度まで加熱する導入過程(図2(b)のa)を経て開始し、素子形成過程を、20〜30°C/min の降温スピードによって前記サファイア基板を冷却する退出過程(図2(b)のg)を経て終了する。高温プロセスにおける基板の割れの防止とクラック防止との両立を図る。
請求項（抜粋）：
CVD法によってサファイア基板に結晶成長を行って化合物半導体素子を形成する化合物半導体の製造方法であって、前記サファイア基板を20μm〜60μmの厚さに形成し、このサファイア基板へのCVD法による素子形成過程を、前記基板の厚さに応じて、40〜60°C/min 以下の昇温スピードによって前記サファイア基板を所定温度まで加熱する導入過程を経て開始し、前記素子形成過程を、前記基板の厚さに応じて、20〜30°C/min 以下の降温スピードによって前記サファイア基板を冷却する退出過程を経て終了する、ことを特徴とする化合物半導体の製造方法。
IPC (5件)：
H01L 21/205
, C30B 25/10
, C30B 29/38
, H01L 27/12
, H01L 33/00
H01L 21/205
, C30B 25/10
, C30B 29/38 D
, H01L 27/12 S
, H01L 33/00 C
