特許
J-GLOBAL ID：200903053991684133

不揮発性半導体記憶装置

発明者：
玉井 幸夫

玉井 幸夫 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2005-000523
公開番号（公開出願番号）：特開2006-190376
出願日： 2005年01月05日
公開日（公表日）： 2006年07月20日
要約：
【課題】 メモリセルアレイの読み出し時にメモリセルに印加される電圧パルスによってメモリセルに含まれる可変抵抗素子の抵抗値が変化して読み出し不良に陥るのを抑制した不揮発性半導体記憶装置を提供する。【解決手段】 メモリセルアレイ15の中からメモリセルを選択するメモリセル選択回路17と、選択メモリセルの可変抵抗素子に読み出し電圧を印加する読み出し電圧印加回路22aと、選択メモリセルの内の読み出し対象メモリセルに対し当該可変抵抗素子の抵抗値に応じて流れる読み出し電流の大小を検知して、読み出し対象メモリセルに記憶されている情報の読み出し動作を行う読み出し回路23aとを備え、読み出し電圧印加回路22aは、印加する読み出し電圧の極性を変更可能に構成され、読み出し回路23aは、読み出し対象の可変抵抗素子に印加された読み出し電圧の極性に応じた読み出し電流の電流方向に即して読み出し動作を行う。【選択図】 図8
請求項（抜粋）：
電気抵抗の変化により情報を記憶する可変抵抗素子を備えてなるメモリセルを行方向及び列方向に夫々複数配列してなるメモリセルアレイを有する不揮発性半導体記憶装置であって、 前記メモリセルアレイの中から前記メモリセルを行単位、列単位、または、メモリセル単位で選択するメモリセル選択回路と、 前記メモリセル選択回路により選択された選択メモリセルの前記可変抵抗素子に読み出し電圧を印加する読み出し電圧印加回路と、 前記選択メモリセルの内の読み出し対象の前記メモリセルに対し当該可変抵抗素子の抵抗値に応じて流れる読み出し電流の大小を検知して、前記読み出し対象メモリセルに記憶されている情報の読み出し動作を行う読み出し回路と、を備え、 前記読み出し電圧印加回路は、前記選択メモリセルの前記可変抵抗素子を流れる電流方向の正逆を選択するために、印加する前記読み出し電圧の極性を変更可能に構成されており、 前記読み出し回路は、前記読み出し対象のメモリセルの前記可変抵抗素子に印加された前記読み出し電圧の極性に応じた前記読み出し電流の電流方向に即して前記読み出し動作を行うことを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
G11C 13/00 ,  H01L 27/105
FI (2件)：
G11C13/00 A ,  H01L27/10 448
Fターム (5件)：
5F083FZ10 ,  5F083GA11 ,  5F083GA15 ,  5F083JA21 ,  5F083JA38
引用特許：
出願人引用 (2件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM