特許

J-GLOBAL ID：200903054133042227

半導体装置及びその製造方法

発明者： 五月女 栄宏
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-046969
公開番号（公開出願番号）：特開2000-243835
出願日： 1999年02月24日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 配線間に、配線間の容量を低減する空洞を備えることにより、さらなる高速化を実現することができる半導体装置を提供するとともに、形成過程で生じる半導体装置の信頼性低下の要因及び配線の破裂等を極力排除することができる半導体装置の製造方法を提供することを目的とする。【解決手段】配線を備える基板11上の配線間に、内壁が絶縁膜12、14で覆われてなる空洞17を有し、空洞17の内壁の一部が金属シリサイド層15で形成されてなる半導体装置。

請求項（抜粋）：

配線を備える基板上の前記配線間に、内壁が絶縁膜で覆われてなる空洞を有し、該空洞の内壁の一部が金属シリサイド層で形成されてなる半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (4件)：

H01L 21/90 N ,  H01L 21/28 301 T ,  H01L 21/88 S ,  H01L 21/90 V

Fターム (65件)：

4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA04 ,  4M104AA05 ,  4M104AA09 ,  4M104BB04 ,  4M104BB14 ,  4M104BB19 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104DD78 ,  4M104DD84 ,  4M104EE20 ,  4M104FF13 ,  4M104FF22 ,  5F033GG01 ,  5F033GG02 ,  5F033GG03 ,  5F033GG04 ,  5F033HH11 ,  5F033HH16 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH25 ,  5F033HH26 ,  5F033HH27 ,  5F033HH28 ,  5F033HH29 ,  5F033HH30 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ33 ,  5F033MM02 ,  5F033MM05 ,  5F033MM08 ,  5F033MM10 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR14 ,  5F033RR29 ,  5F033RR30 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033XX01 ,  5F033XX24

引用特許：

審査官引用 (2件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-184282   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-289167   出願人：新日本製鐵株式会社