特許
J-GLOBAL ID:200903054308716307
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (2件):
佐藤 強
, 小川 清
公報種別:公開公報
出願番号(国際出願番号):特願2004-043363
公開番号(公開出願番号):特開2005-236037
出願日: 2004年02月19日
公開日(公表日): 2005年09月02日
要約:
【課題】 トレンチ内部の絶縁膜のエッチング量の制御を精度良く行えるようにして素子の電気的特性の向上を図る。【解決手段】 シリコン基板11に第1のシリコン酸化膜12、多結晶シリコン膜13およびシリコン窒化膜を積層形成し、トレンチ14を形成して素子分離領域を設ける。トレンチ14内部には第3のシリコン酸化膜16が埋め込み形成され、所定量だけエッチングすることで多結晶シリコン膜13の中間部位にシリコン酸化膜16の端部が位置するように形成される。このシリコン酸化膜16は、多結晶シリコン膜13の表面から突出する状態からBufferedHF溶液でウェット処理をすることで等方的にエッチングされるので、中央部に向かって傾斜面16aを屋根状に有する構成となる。【選択図】 図2
請求項(抜粋):
シリコン基板と、
このシリコン基板に形成されたトレンチと、
このトレンチをはさみ、前記シリコン基板上に第1の絶縁膜を介して積層された多結晶シリコン膜と、
前記トレンチの内部に埋め込まれた第2の絶縁膜であって、この第2の絶縁膜の上面端部は前記多結晶シリコン膜の上面より下でかつ前記シリコン基板の上面より上に位置し、上面中央部は前記上面端部より前記多結晶シリコン膜の上面側に位置する形状を有する第2の絶縁膜と
を具備したことを特徴とする半導体装置。
IPC (5件):
H01L21/8247
, H01L21/76
, H01L27/115
, H01L29/788
, H01L29/792
FI (3件):
H01L27/10 434
, H01L21/76 L
, H01L29/78 371
Fターム (36件):
5F032AA35
, 5F032AA45
, 5F032AA46
, 5F032AA47
, 5F032AA70
, 5F032AA77
, 5F032BA01
, 5F032CA17
, 5F032CA23
, 5F032DA03
, 5F032DA04
, 5F032DA23
, 5F032DA24
, 5F032DA26
, 5F032DA33
, 5F032DA53
, 5F032DA74
, 5F083EP02
, 5F083EP27
, 5F083EP55
, 5F083GA27
, 5F083JA04
, 5F083JA35
, 5F083NA01
, 5F083NA06
, 5F083PR05
, 5F083PR12
, 5F083PR40
, 5F101BA01
, 5F101BA29
, 5F101BA36
, 5F101BB05
, 5F101BB08
, 5F101BD35
, 5F101BH03
, 5F101BH13
引用特許:
出願人引用 (2件)
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願2000-212537
出願人:三菱電機株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願2001-266231
出願人:株式会社東芝
審査官引用 (4件)