特許
J-GLOBAL ID:200903056410234042

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 則近 憲佑
公報種別:公開公報
出願番号(国際出願番号):特願平6-148397
公開番号(公開出願番号):特開平8-017947
出願日: 1994年06月30日
公開日(公表日): 1996年01月19日
要約:
【要約】【目的】本発明の半導体装置は、高電圧を印加してトンネル電流を流す部分の膜を除去し、真空あるいは気体を充填し、キャリアトラップを生じない、すなわち書込み/消去により劣化しない膜を構成することを目的とする。【構成】半導体基板と電荷蓄積層との間に少なくとも一部が真空あるい気体になっている半導体装置。
請求項(抜粋):
半導体基板上に電荷蓄積層と制御ゲートが積層形成された電気的書替え可能なメモリセルをマトリックス配置してなるセルアレイを備えた半導体装置において、前記半導体基板と電荷蓄積層の間の少なくとも一部が真空あるいは気体になっていることを特徴とする半導体装置。
IPC (4件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件):
H01L 29/78 371 ,  H01L 27/10 434
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る