特許
J-GLOBAL ID:200903054411098875
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-293926
公開番号(公開出願番号):特開2002-110948
出願日: 2000年09月27日
公開日(公表日): 2002年04月12日
要約:
【要約】【課題】短時間で素子が形成された半導体を超薄膜化すると共に、前記半導体に与えるダメージを少なくする。【解決手段】Si支持基板101と、Si支持基板101上に形成されたシリコン酸化膜102と、シリコン酸化膜102上に形成されたシリコン窒化膜103と、シリコン窒化膜103上に形成されたSi半導体層104とを具備するSOI基板100を用意する工程と、Si半導体層104に半導体素子106を形成する工程と、シリコン酸化膜102を選択的に除去し、Si支持基板101と半導体素子106が形成されたSi半導体層104とを分離する工程とを含む。
請求項(抜粋):
支持基板と、この支持基板上に形成された第1の絶縁膜と、第1の絶縁膜上に形成された第2の絶縁膜と、第2の絶縁膜上に形成された半導体層とを具備するSOI基板を用意する工程と、前記半導体層に半導体素子を形成する工程と、第1の絶縁膜を除去し、前記支持基板と前記半導体素子が形成された半導体層とを分離する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 27/12
, H01L 21/3065
, H01L 21/306
, H01L 29/786
, H01L 21/336
FI (6件):
H01L 27/12 B
, H01L 27/12 E
, H01L 21/302 J
, H01L 21/306 D
, H01L 29/78 626 C
, H01L 29/78 627 D
Fターム (22件):
5F004AA06
, 5F004DA01
, 5F004DA26
, 5F004DB03
, 5F004DB07
, 5F004DB14
, 5F043AA38
, 5F043BB22
, 5F043BB23
, 5F043DD15
, 5F043GG10
, 5F110AA16
, 5F110BB11
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110NN02
, 5F110NN62
, 5F110QQ05
, 5F110QQ16
引用特許:
審査官引用 (11件)
-
半導体装置の作製方法
公報種別:公開公報
出願番号:特願平8-053737
出願人:株式会社半導体エネルギー研究所
-
特開平4-178633
-
半導体装置の製造方法及び半導体装置の容量素子の製造方法
公報種別:公開公報
出願番号:特願平9-014080
出願人:ソニー株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平8-320584
出願人:富士通株式会社
-
特開平2-137228
-
特開昭53-028376
-
特開昭54-027771
-
特開平4-178633
-
特開平2-137228
-
特開昭53-028376
-
特開昭54-027771
全件表示
前のページに戻る