特許
J-GLOBAL ID:200903054414505609
計算機の加速試験方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-191573
公開番号(公開出願番号):特開2004-038350
出願日: 2002年07月01日
公開日(公表日): 2004年02月05日
要約:
【課題】メモリ解放漏れによるメモリリークなど潜在的な不具合は、不具合を持ったプログラムを計算機上で長期間動作させることではじめて顕在化するため、再現試験に長期間を要する。そのため、再現試験期間の短縮が必要である。【解決手段】オペレーティングシステム301が設定したタイマ割込み間隔を設定するレジスタ201の設定値Nを計算機ハードウェア内のレジスタアクセス機能303を用いたプログラムで変更することでタイマ割込み間隔を短くして加速試験を行う。【効果】オペレーティングシステム上のプログラムへのCPUリソース割当て間隔が短くなり、再現試験に要する期間を短縮できる。【選択図】 図3
請求項(抜粋):
アプリケーションプログラムへのCPUの割当てを切り替えるCPUリソース割当て機能と、アプリケーションプログラムに対して計算機ハードウェア内のレジスタへアクセスするためのインターフェイスを提供するレジスタアクセス機能とを備えたオペレーティングシステムを有し、前記レジスタアクセス機能によりタイマ割込み間隔を設定するレジスタに通常モードよりも小さい値の数値を設定し、前記CPUリソース割当て機能によりアプリケーションプログラムへのCPUリソース割当てを通常モードより短い時間間隔のタイマ割込みで切り替えてソフトウェアの試験を行うことを特徴とする計算機の加速試験方法。
IPC (3件):
G06F11/28
, G06F9/46
, G06F11/30
FI (3件):
G06F11/28 340A
, G06F9/46 330C
, G06F11/30 320C
Fターム (7件):
5B042GA21
, 5B042GC15
, 5B042HH01
, 5B042HH22
, 5B098BA05
, 5B098FF04
, 5B098JJ06
引用特許: