特許
J-GLOBAL ID：200903054445930758
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平8-038519
公開番号（公開出願番号）：特開平9-231783
出願日： 1996年02月26日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 リーク電流などの影響をあまり受けないビット線の電位を測定することによって、メモリセルの情報を正確に読み出すことを目的とする。【解決手段】 センスアンプSAは、第2のデータ線DL2と、基準電圧Vrefが供給される基準線とに接続されている。センスアンプSAは、第2のデータ線DL2の電位と、基準線の電位とを比較し、比較した結果に応じた信号SAoutを出力する。
請求項（抜粋）：
マトリクス状に配置された複数のメモリセルと、複数のワード線と、複数の第1のビット線と、複数の第2のビット線と、複数の第1のビット線の中から任意の第1のビット線を選択する第1のカラム選択手段と、複数の第2のビット線の中から任意の第2のビット線を選択する第2のカラム選択手段と、アンプと、を備えた半導体記憶装置であって、該複数のメモリセルのそれぞれは、ドレイン電極と、ソース電極と、ゲート電極とを有し、該複数のメモリセルは複数のカラム群に分類され、同一カラム群に属するメモリセルのドレイン電極は、任意の第1のビット線に接続され、同一カラム群に属するメモリセルのソース電極は、任意の第2のビット線に接続され、あるカラム群に属するメモリセルのゲート電極は、他のカラム群に属するメモリセルのゲート電極にワード線を介して接続され、該アンプが該選択された第2のビット線の電位を増幅する半導体記憶装置。
FI (2件)：
G11C 17/00 520 A
, G11C 17/00 520 B
