特許
J-GLOBAL ID:200903054612361400
半導体パッケージ用チップ支持基板の製造法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
若林 邦彦
公報種別:公開公報
出願番号(国際出願番号):特願平10-276878
公開番号(公開出願番号):特開2000-114316
出願日: 1998年09月30日
公開日(公表日): 2000年04月21日
要約:
【要約】 (修正有)【課題】絶縁性接着材の接着強度が均一な半導体パッケージ用チップ支持基板の製造法。【解決手段】絶縁性フィルム状接着材を塗布した離形フィルムの接着材塗布面と、半導体パッケージ用チップ支持基板の半導体チップ搭載部を有する配線が形成された面とを重ね合わせ、平行に配置された2本の加熱ロールの間隙に挿入し圧着する。圧着に際し、半導体パッケージ用チップ支持基板の配線が形成された箇所の圧着力に対し、半導体チップ下面部と配線の端面と絶縁性支持基板表面とで形成された空隙部の圧着力を小とする圧着力調整工程を備える。
請求項(抜粋):
A.絶縁性支持基板の一表面に半導体チップ搭載部を有する配線が二以上、前記配線の半導体チップ搭載部に半導体チップを搭載した時、前記半導体チップ下面部と、前記配線の端面と、前記絶縁性支持基板の前記表面とで、空隙が形成されるように配置されて形成されており、B.前記配線の半導体チップ搭載部を含めて半導体チップが搭載される半導体チップ搭載領域部に、絶縁性フィルム状接着材を貼付ける半導体パッケージ用チップ支持基板の製造法であって、イ.予め前記絶縁性フィルム状接着材を塗布した離型フィルムの前記絶縁性フィルム状接着材を塗布した面と、前記半導体パッケージ用チップ支持基板の半導体チップ搭載部を有する配線が形成された面とを重ね合わせる工程、ロ.工程イの重ね合わせ体を、平行に配置された2本の加熱ロールの間隔に挿入し圧着する工程、ハ.前記圧着を、前記半導体パッケージ用チップ支持基板の配線が形成された箇所を圧着するときの圧着力に対し、前記半導体パッケージ用チップ支持基板の前記空隙の箇所を圧着するときの圧着力を小とする、圧着力調整工程を備えることを特徴とする半導体パッケージ用チップ支持基板の製造法。
IPC (5件):
H01L 21/60 311
, B32B 31/20
, H01L 21/52
, H01L 23/12
, H01L 21/56
FI (5件):
H01L 21/60 311 S
, B32B 31/20
, H01L 21/52 E
, H01L 21/56 R
, H01L 23/12 F
Fターム (13件):
4F100AR00A
, 4F100AT00B
, 4F100BA02
, 4F100EC01
, 4F100GB41
, 4F100JG04A
, 4F100JK14A
, 5F047AA13
, 5F047AA17
, 5F047BA23
, 5F047BB05
, 5F061AA01
, 5F061BA04
引用特許:
前のページに戻る