特許
J-GLOBAL ID：200903054660908879
タイムインターリーブ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
砂子 信夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-179812
公開番号（公開出願番号）：特開平10-013252
出願日： 1996年06月21日
公開日（公表日）： 1998年01月16日
要約：
【要約】【課題】 インターリーブの深さがフレームにまたがり、かつその深さが複数存在するタイムインターリーブ回路を提供する。【解決手段】 フレーム同期信号をカウント数の異なるn個のカウンタ1でカウントし、入力データのビットクロック信号を選択制御回路3でカウントしカウント値に基づいてn個のカウンタ1中の1つを順次選択して選択したカウンタ1のカウント値を選択し、インターリーブの深さに基づくオフセットカウンタ4のカウント値と選択されたカウンタ1のカウント値とを加算し、加算出力をアドレス信号として、フレーム単位で入力されるデータを一時的に記憶する記憶回路6へ送出し、送出された記憶回路6のアドレスに記憶されているデータを読み出し、かつデータが読み出された該アドレスに、入力データを記憶させるようにしてタイムインターリーブを行う。
請求項（抜粋）：
フレーム単位で入力されるデータを一時的に記憶する記憶回路と、フレーム同期信号をカウントするカウント数の異なるn個のフレームカウンタと、前記n個のフレームカウンタを順次選択し選択したフレームカウンタのカウント値を出力する選択回路と、入力データのビットクロック信号をカウントしカウント値に基づいて選択回路による選択を切り替えるn進カウンタと、インターリーブの深さに基づくオフセットカウンタのカウント値と前記選択回路から出力されるフレームカウンタのカウント値とを加算し該加算出力を前記記憶回路へのアドレス信号として出力する加算器とを備え、前記加算器から出力された前記記憶回路のアドレスに記憶されているデータを読み出し、かつデータが読み出された後記憶回路の該アドレスに、入力されたデータを記憶させることを特徴とするタイムインターリーブ回路。
引用特許：
前のページに戻る
