特許
J-GLOBAL ID：200903054773206404
基準電位発生装置および半導体メモリ装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-050271
公開番号（公開出願番号）：特開平7-262768
出願日： 1994年03月22日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】 正確な基準電位を発生させ、半導体メモリ装置において、読み出したデータの“0”または“1”の判定を正確なものとする。【構成】 2本の信号線21,22と、これらに電位を付与するための電荷を供給する電荷供給回路23と、第1の制御信号によって電荷供給回路23と2本の信号線21,22との間を接続し、それぞれに電荷を供給する第1の接続手段24a,24bと、第2の制御信号によって2本の信号線間21,22を接続し、供給された電荷量と各信号線21,22の負荷容量とで決まる電位を平均化した後、2本の信号線21,22間を切り離す第2の接続手段25とを備えた。半導体メモリ装置はこの構成を内蔵し、それによる基準電位とビット線に読み出した信号電位との電位差を増幅器で増幅し、出力する。
請求項（抜粋）：
2本の信号線と、前記2本の信号線に供給する電荷を発生させる電荷供給手段と、第1の制御信号によって前記電荷供給手段と前記2本の信号線との間を接続し、前記2本の信号線にそれぞれ電荷を供給する第1の接続手段と、第2の制御信号によって前記2本の信号線間を接続し、前記電荷と前記信号線の容量とで決まる2本の信号線間の電位を平均化した後、前記2本の信号線間を切り離す第2の接続手段とを有する基準電位発生装置。
IPC (2件)：
FI (2件)：
G11C 11/34 352 E
, G11C 11/34 352 A
