特許
J-GLOBAL ID：200903054801492060
半導体パッケージ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-247119
公開番号（公開出願番号）：特開2001-085597
出願日： 2000年08月16日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】高性能、高容量化されると共に実装密度を極大化された半導体パッケージを提供する。【解決手段】多数の入出力パッドが形成されており、複数の半導体チップと、半導体チップを収容する貫通孔が形成された樹脂層には回路パターンが形成され、回路パターンを外部環境から保護されるようにカバーコートでコーティングされた回路基板と、半導体チップの入出力パッドと回路パターンとを電気的に接続する接続手段と、貫通孔内側の半導体チップ、接続手段を含む領域を外部環境から保護するために封止材で封止して形成された封止部と、回路パターンに融着され、メインボードに実装される多数の導電性ボールとを包含してなる。
請求項（抜粋）：
一面に多数の入出力パッドが形成されており、それぞれ一定の距離に離隔され配置された複数の半導体チップと、前記複数の半導体チップを収容するように複数の貫通孔が形成された樹脂層の一方側表面には回路パターンが形成されており、この回路パターンを外部環境から保護されるようにカバーコートでコーティングされた回路基板と、前記複数の半導体チップの入出力パッドと回路基板の回路パターンとを電気的に接続する接続手段と、前記各貫通孔内側の半導体チップと、接続手段とを含む領域を外部環境から保護するために封止材で封止して形成された封止部と、前記回路基板の回路パターンに融着され、後に、メインボードに実装される多数の導電性ボールとを包含してなることを特徴とする半導体パッケージ。
IPC (5件)：
H01L 25/04
, H01L 25/18
, H01L 23/12 501
, H01L 25/065
, H01L 25/07
H01L 25/04 Z
, H01L 23/12 501 W
, H01L 25/08 Z
