特許
J-GLOBAL ID：200903054812061222

半導体装置の製造方法

発明者：
武井 学

武井 学 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2006-166178
公開番号（公開出願番号）：特開2007-335659
出願日： 2006年06月15日
公開日（公表日）： 2007年12月27日
要約：
【課題】薄型の半導体装置の製造工程における半導体ウエハーの割れや反りを低減させること。【解決手段】表面側素子構造部が作製されたウエハー11のおもて面および裏面に耐エッチング保護膜である酸化膜13を形成する。つぎに、ウエハー11の裏面に形成された酸化膜13をウエハー11の外周端部から所定の幅を残して除去する。そして、ウエハー11の裏面を所定の深さまでエッチングした後、ウエハー11のおもて面と裏面の外周端部に残る酸化膜13を除去する。【選択図】図7
請求項（抜粋）：
半導体ウエハーの第1主面および第2主面に耐エッチング保護膜となる酸化膜または窒化膜を形成する形成工程と、 前記耐エッチング保護膜をフォトレジストで被覆する被覆工程と、 フォトリソグラフィによって前記フォトレジストのうち、前記半導体ウエハーの第2主面側のフォトレジストを外周端部から所定の幅を残して除去するレジスト除去工程と、 前記半導体ウエハーの第2主面側の外周端部に残る前記フォトレジストをマスクとして、前記耐エッチング保護膜のうち、前記半導体ウエハーの第2主面に形成された耐エッチング保護膜を外周端部から所定の幅を残して除去する第1の除去工程と、 前記耐エッチング保護膜が外周端部を残して除去された前記半導体ウエハーの第2主面を所定の深さまでエッチングするエッチング工程と、 エッチング後の前記半導体ウエハーの第1主面と第2主面の外周端部に残る前記耐エッチング保護膜を除去する第2の除去工程と、 を含んだことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/306 ,  H01L 29/739 ,  H01L 29/78 ,  H01L 21/02
FI (5件)：
H01L21/306 B ,  H01L29/78 655A ,  H01L29/78 652N ,  H01L29/78 655F ,  H01L21/02 C
Fターム (3件)：
5F043AA02 ,  5F043BB02 ,  5F043FF10
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM