特許

J-GLOBAL ID：200903054869454816

半導体装置およびその製造方法

発明者： 葛原 剛
出願人/特許権者： 株式会社デンソー
代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-310632
公開番号（公開出願番号）：特開2004-146632
出願日： 2002年10月25日
公開日（公表日）： 2004年05月20日
要約：

【課題】多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図る。【解決手段】シリコン基板1上に多層配線構造を有している。キャパシタは、多層配線構造での第1層目の配線層と第2層目の配線層により対向電極3,6を構成するとともに、第1層目の配線層と第2層目の配線層との間のシリコン酸化膜(層間絶縁膜)5を誘電膜としている。多層配線構造での第1層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4がパターニングされるとともに第2層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7がパターニングされている。ダミー配線4,7はグランド電位に固定されている。【選択図】 図3

請求項（抜粋）：

半導体基板に半導体素子が作り込まれるとともに、半導体基板上に多層配線構造を有し、かつ、多層配線構造での第n(nは自然数)層目の配線層と第(n+1)層目の配線層により対向電極を構成するとともに、第n層目の配線層と第(n+1)層目の配線層との間の層間絶縁膜を誘電膜としたキャパシタを具備する半導体装置において、 多層配線構造での第n層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングするとともに第(n+1)層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングし、かつ、前記第n層目の配線層でのダミー配線、および、前記第(n+1)層目の配線層でのダミー配線の電位を固定したことを特徴とする半導体装置。

IPC (4件)：

H01L21/822 ,  H01L21/3205 ,  H01L21/82 ,  H01L27/04

FI (4件)：

H01L27/04 D ,  H01L21/88 S ,  H01L21/82 W ,  H01L27/04 H

Fターム (44件)：

5F033HH08 ,  5F033HH27 ,  5F033HH28 ,  5F033JJ08 ,  5F033JJ27 ,  5F033JJ28 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR09 ,  5F033SS21 ,  5F033UU03 ,  5F033VV01 ,  5F033VV03 ,  5F033VV04 ,  5F033VV05 ,  5F033VV10 ,  5F033XX00 ,  5F033XX01 ,  5F038AC05 ,  5F038AC15 ,  5F038BH10 ,  5F038BH19 ,  5F038CA05 ,  5F038CA18 ,  5F038CD05 ,  5F038CD10 ,  5F038CD14 ,  5F038EZ20 ,  5F064BB35 ,  5F064CC23 ,  5F064EE08 ,  5F064EE09 ,  5F064EE14 ,  5F064EE15 ,  5F064EE17 ,  5F064EE19 ,  5F064EE23 ,  5F064EE26 ,  5F064EE33 ,  5F064EE43 ,  5F064EE45 ,  5F064EE60

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-353591   出願人：川崎製鉄株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2000-002410   出願人：株式会社日立製作所