特許
J-GLOBAL ID:200903054950033035
対称型マルチプロセッサ・フォルトトレラントコンピュータシステム
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (4件):
熊倉 禎男
, 大塚 文昭
, 西島 孝喜
, 須田 洋之
公報種別:公表公報
出願番号(国際出願番号):特願2008-513591
公開番号(公開出願番号):特表2008-542878
出願日: 2006年05月23日
公開日(公表日): 2008年11月27日
要約:
対称型マルチプロセッシング・フォルトトレラントコンピュータシステムは、対称型マルチプロセッシングコンピュータシステムにおいてメモリアクセスを制御する。これを行うために、仮想ページ構造が作成され、該仮想ページ構造は対称型マルチプロセッシングコンピュータシステム内のプロセッサに対して共有メモリへの物理ページアクセス権限を反映する。共有メモリへのアクセスは、仮想ページング構造内に反映された物理ページアクセス権限に基づいて制御されて、対称型マルチプロセッシングコンピュータシステム内のプロセッサ間で決定論的共有メモリアクセスを調整する。対称型マルチプロセッシング・フォルトトレラントコンピュータシステムは、複写又は連続再生を用いることができる。【選択図】図1
請求項(抜粋):
対称型マルチプロセッシングコンピュータシステムを用いてフォルトトレラントコンピュータシステムを実装する方法であって、該方法は、
前記対称型マルチプロセッシングコンピュータシステム内のプロセッサと関連付けられた仮想ページング構造を作成して、前記プロセッサにおける共有メモリへの物理ページアクセス権限を反映し、
前記仮想ページング構造内で反映された物理ページアクセス権限に基づいて共有メモリへのアクセスを制御して、前記対称型マルチプロセッシングコンピュータシステム内のプロセッサ間で決定論的共有メモリアクセスを調整する、
ことによって前記対称型マルチプロセッシングコンピュータシステムの少なくとも1つを制御する段階を含む、
ことを特徴とする方法。
IPC (3件):
G06F 15/167
, G06F 12/14
, G06F 12/10
FI (4件):
G06F15/167 610B
, G06F12/14 510E
, G06F12/10 541
, G06F12/10 505B
Fターム (13件):
5B005JJ01
, 5B005KK14
, 5B005MM31
, 5B005RR03
, 5B005RR04
, 5B017AA01
, 5B017AA03
, 5B017BA04
, 5B017BB08
, 5B017CA03
, 5B045DD01
, 5B045DD07
, 5B045EE03
引用特許: