特許
J-GLOBAL ID：200903055137946453
送信電力制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-267098
公開番号（公開出願番号）：特開平11-112257
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】 従来に比べ消費電力が小さな送信電力制御回路を実現する。【解決手段】 可変送信電力増幅部14の出力を検波器30により検波し、その出力をLPF40によって濾波して送信電力のアナログ平均値を得る。アナログの比較器42において、このアナログ平均値を基準信号値A0と比較し、その結果に応じてアップ信号又はダウン信号を生成する。バースト送信の開始タイミングから、バースト波形の立上り時間、LPF40の応答遅れ時間及び所定の余裕時間の合計が経過した時点でサンプル信号生成回路44がサンプル信号をサンプルホールド回路46に与え、このサンプル信号に応じてサンプルホールド回路46が比較器42の出力をサンプルし次のサンプリングまで保持する。アップダウンカウンタ48は、サンプルホールド回路46によって保持されているサンプル値に応じてアップカウント又はダウンカウントし、可変送信電力増幅部14に供給すべき利得制御信号を発生させる。
請求項（抜粋）：
送信信号を増幅する可変送信電力増幅部の利得を、この可変送信電力増幅部にて増幅された送信信号の電力と所与の基準値との差の検出値がより小さくなるよう制御することにより、この基準値を目標として送信信号の電力を制御する送信電力制御回路において、可変送信電力増幅部にて増幅された送信信号の電力を検出する検波器と、この検波器の出力を低域通過濾波するLPFと、このLPFの出力として得られるアナログ平均電力が上記基準値より大きいときにはダウン信号を、逆に小さいときにはアップ信号を発生させるアナログ比較器と、上記送信信号のバーストが発生している期間内にてアナログ比較器の出力をサンプリングし次回のサンプリングまでその結果を保持するサンプルホールド回路と、このサンプルホールド回路により保持されている信号がアップ信号であるときには計数値を増加させ逆にダウン信号であるときには減少させるアップダウンカウンタと、このアップダウンカウンタの出力をアナログの利得制御信号に変換しこの利得制御信号を以て可変送信電力増幅部の利得を変化させるD/A変換器とを備え、上記送信信号のバーストが発生している期間内となるよう、上記差の検出タイミングを設定したことを特徴とする送信電力制御回路。
IPC (2件)：
FI (2件)：
H03G 3/30 B
, H04B 1/04 E
