半導体記憶装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-346185
公開番号（公開出願番号）：特開2003-179210
出願日： 2000年09月04日
公開日（公表日）： 2003年06月27日
要約：

【要約】【課題】電圧ストレスによる強誘電体層中の酸素欠損の発生を防止する。【解決手段】トランジスタの一方の主電極に接続したSiプラグ10;Siプラグ10の上端面と同一面積で、Siプラグ10に接した第1のバリア層21;Siプラグ10の上端面と同一面積で、第1のバリア層21とは異なる材料からなり、第1のバリア層21に接した第2のバリア層22;この第2のバリア層22と接した導電性ペロブスカイト酸化物からなる下部電極24;この下部電極24に接した誘電体層25;この誘電体層25に接した上部電極26とを備える。下部電極24、上部電極26、及び下部電極24、上部電極26間を絶縁する強誘電体層25とから薄膜キャパシタを構成し、バリア層のa軸長Abは誘電体層25の本来のa軸長Aoよりも小さく、且つ下部電極24のa軸長AeがAoよりも小さい。

請求項（抜粋）：

トランジスタと薄膜キャパシタからなる半導体記憶装置であって、前記スイッチングトランジスタの一方の主電極に接続したSiプラグと、前記Siプラグの上端面と同一面積で、前記Siプラグに接した第1のバリア層と、前記Siプラグの上端面と同一面積で、前記第1のバリア層とは異なる材料からなり、表面に立方晶系の(100)面,又は正方晶系の(001)面が表れ、前記第1のバリア層に接した第2のバリア層と、該第2のバリア層と接した導電性ペロブスカイト酸化物からなる下部電極と、該下部電極に接した誘電体層と、該誘電体層に接した上部電極とを備え、前記下部電極、上部電極、及び前記下部電極、上部電極間を絶縁する強誘電体層とから前記薄膜キャパシタを構成し、前記バリア層のa軸長Abは前記誘電体層の本来のa軸長Aoよりも小さく、且つ前記下部電極のa軸長AeがAoよりも小さいことを特徴とする半導体記憶装置。

Fターム (13件)：

5F083FR02 , 5F083GA21 , 5F083GA25 , 5F083JA14 , 5F083JA36 , 5F083JA39 , 5F083JA40 , 5F083JA43 , 5F083JA45 , 5F083MA06 , 5F083MA17 , 5F083PR22 , 5F083PR25

引用特許：

審査官引用 (4件)

誘電体素子
公報種別：公開公報出願番号：特願平10-013251 出願人：太陽誘電株式会社
半導体装置
公報種別：公開公報出願番号：特願平10-001899 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平7-131516 出願人：株式会社東芝

全件表示

前のページに戻る