特許

J-GLOBAL ID：200903053483059673

誘電体素子

発明者： 藤本 正之 ,  鈴木 利昌 ,  森戸 健太郎 ,  重谷 寿士 ,  小林 和義 ,  関口 象一
出願人/特許権者： 太陽誘電株式会社
代理人 (1件)： 多田 繁範
公報種別：公開公報
出願番号（国際出願番号）：特願平10-013251
公開番号（公開出願番号）：特開平11-204745
出願日： 1998年01月08日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】本発明は、誘電体素子に関し、例えばLSI、DRAM、MMIC、FeRAM、マイクロアクチュエータに適用して、高誘電率で、均質かつ安定な誘電体膜による誘電体素子を提供する。【解決手段】電極層により誘電体層を挟み込み、このときペロブスカイト構造化合物による誘電体層に格子定数の異なる電極層を格子整合させる。

請求項（抜粋）：

ペロブスカイト構造化合物の誘電体膜を間に挟んで、前記誘電体膜と格子定数の異なる電極が配置され、前記電極と、前記誘電体膜のペロブスカイト構造化合物とが格子整合してなることを特徴とする誘電体素子。

IPC (7件)：

H01L 27/10 451 ,  H01G 4/33 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 451 ,  H01G 4/06 102 ,  H01L 27/10 651 ,  H01L 29/78 371

引用特許：

審査官引用 (6件)

• 酸化物積層構造
  公報種別：公開公報   出願番号：特願平7-158521   出願人：ソニー株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-131516   出願人：株式会社東芝
• 薄膜キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平8-003633   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-053219   出願人：株式会社東芝
• 薄膜キャパシタ
  公報種別：公開公報   出願番号：特願平9-238088   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-001899   出願人：株式会社東芝