特許
J-GLOBAL ID：200903055204712780

表示装置の製造方法及び表示装置並びに電子機器

発明者：
平林 幸哉

平林 幸哉 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-077162
公開番号（公開出願番号）：特開2002-352955
出願日： 2002年03月19日
公開日（公表日）： 2002年12月06日
要約：
【要約】【課題】 製造コストの低減を図りつつ、各画素における開口率が高く且つ開口率のばらつきが低減された有機EL発光素子等を備えた表示装置を製造する。【解決手段】 光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、複数の発光素子層相互間の境界領域に配置されたバンク層と、駆動素子に接続された配線とを備えた表示装置を製造する表示装置の製造方法であって、基板上で、遮光性の導電膜をバンク層の平面形状に対応する平面形状にパターニングすることにより配線を形成し、この配線をマスクとして基板の裏側から露光することにより、配線の上方に、バンク層を自己整合的に形成する。その後、バンク層で囲まれた領域内に発光素子層を形成する。
請求項（抜粋）：
光透過性の基板上に、平面的に配列された複数の発光素子層と、前記発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、前記駆動素子に接続された配線とを備えた表示装置を製造する表示装置の製造方法であって、前記基板上に、遮光性の導電膜を前記バンク層の平面形状に対応する平面形状にパターニングすることにより前記配線を形成する配線形成工程と、前記配線をマスクとして前記基板の裏側から露光することにより、前記基板上における前記配線の上方に、前記バンク層を自己整合的に形成するバンク層形成工程と、前記バンク層で囲まれた領域内に前記発光素子層を形成する発光素子層形成工程と、を含むことを特徴とする表示装置の製造方法。
IPC (9件)：
H05B 33/10 ,  G09F 9/00 338 ,  G09F 9/00 348 ,  G09F 9/30 338 ,  G09F 9/30 349 ,  G09F 9/30 365 ,  H05B 33/12 ,  H05B 33/14 ,  H05B 33/22
FI (9件)：
H05B 33/10 ,  G09F 9/00 338 ,  G09F 9/00 348 C ,  G09F 9/30 338 ,  G09F 9/30 349 C ,  G09F 9/30 365 Z ,  H05B 33/12 B ,  H05B 33/14 A ,  H05B 33/22 Z
Fターム (39件)：
3K007AB17 ,  3K007AB18 ,  3K007DB03 ,  3K007FA01 ,  5C094AA03 ,  5C094AA10 ,  5C094AA25 ,  5C094AA43 ,  5C094AA44 ,  5C094AA48 ,  5C094AA55 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA09 ,  5C094DA13 ,  5C094DA15 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EA07 ,  5C094EA10 ,  5C094EB02 ,  5C094ED15 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB12 ,  5C094FB15 ,  5C094FB20 ,  5C094GB10 ,  5G435AA03 ,  5G435AA17 ,  5G435BB05 ,  5G435CC09 ,  5G435EE37 ,  5G435FF13 ,  5G435HH12 ,  5G435KK05
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM