特許

J-GLOBAL ID：200903055222825894

積層型半導体装置

発明者： 土津田 義久
出願人/特許権者： シャープ株式会社
代理人 (2件)： 河野 登夫 ,  河野 英仁
公報種別：公開公報
出願番号（国際出願番号）：特願2002-197977
公開番号（公開出願番号）：特開2004-006564
出願日： 2002年07月05日
公開日（公表日）： 2004年01月08日
要約：

【課題】第1半導体素子が発生する熱から、第1半導体素子に積層されている第2半導体素子を保護する。【解決手段】基板11に熱伝導性接着剤19で実装してあるDSPチップ12の上面に、シート状の断熱性合成接着剤からなるスペーサ15を貼り付け、このスペーサ15を介してCCDチップ13を積層固定することにより積層型半導体装置10を構成する。DSPチップ12とCCDチップ13との間には、スペーサ15により空気層16が形成される。空気層16は低熱伝導率の空気の存在により、DSPチップ12で発生した熱がCCDチップ13へ伝達するのを抑制する。【選択図】 図1

請求項（抜粋）：

基板に実装してある第1半導体素子と、該第1半導体素子に積層してある第2半導体素子とを備える積層型半導体装置において、 前記第1半導体素子と第2半導体素子との間に空隙を形成するスペーサを備えることを特徴とする積層型半導体装置。

IPC (5件)：

H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/14 ,  H04N5/335

FI (3件)：

H01L25/08 Z ,  H04N5/335 U ,  H01L27/14 D

Fターム (13件)：

4M118AA08 ,  4M118AB01 ,  4M118BA10 ,  4M118GD03 ,  4M118GD07 ,  4M118HA02 ,  4M118HA21 ,  4M118HA22 ,  4M118HA24 ,  4M118HA30 ,  4M118HA33 ,  5C024EX26 ,  5C024GX07

引用特許：

審査官引用 (4件)

• ウェ-ハ・ボンディングおよびシ-リング・システムおよび方法
  公報種別：公開公報   出願番号：特願平11-213164   出願人：ヒューレット・パッカード・カンパニー
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-073689   出願人：日本電気株式会社
• 空間的チップ配列を形成するための方法および空間的チップ配列
  公報種別：公表公報   出願番号：特願平10-503720   出願人：パックテック-パッケージングテクノロジーズゲーエムベーハー, ザケル,エルク
• 樹脂封止BGA型半導体装置
  公報種別：公開公報   出願番号：特願2000-125579   出願人：三菱電機株式会社