特許
J-GLOBAL ID:200903055374778662
シンクロナスDRAM
発明者:
出願人/特許権者:
代理人 (1件):
平戸 哲夫
公報種別:公開公報
出願番号(国際出願番号):特願平6-117800
公開番号(公開出願番号):特開平7-326185
出願日: 1994年05月31日
公開日(公表日): 1995年12月12日
要約:
【要約】【目的】外部から供給されるクロックに同期して動作するシンクロナスDRAMに関し、外部端子の数を減らし、価格の低減化を図る。【構成】外部端子1090〜1099は、アドレスA0〜A9入力用及びデータDQ0〜DQ9入出力用に兼用する。
請求項(抜粋):
アドレス入力用とデータ入出力用とに兼用される外部端子を備えて構成されていることを特徴とするシンクロナスDRAM。
引用特許:
出願人引用 (2件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-360112
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-182246
出願人:松下電器産業株式会社
審査官引用 (2件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-360112
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-182246
出願人:松下電器産業株式会社
前のページに戻る