特許
J-GLOBAL ID:200903055527371826
犠牲材料を用いた半導体構造およびその製造方法並びに実施方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人明成国際特許事務所
公報種別:公表公報
出願番号(国際出願番号):特願2003-506002
公開番号(公開出願番号):特表2005-519454
出願日: 2002年03月26日
公開日(公表日): 2005年06月30日
要約:
【課題】【解決手段】 半導体素子が提供されている。その半導体素子は、トランジスタ素子を有する基板と、複数の銅被覆相互接続配線および導電ビアとを備える。複数の銅被覆相互接続配線および導電ビアは、空気誘電体によって互いに絶縁されるように、半導体素子の複数の相互接続レベルの各々に設けられている。半導体素子は、さらに、半導体素子の複数の相互接続レベルを貫通して延びる支柱部を形成するようそれぞれ構成された複数の支持スタブを備える。
請求項(抜粋):
半導体素子であって、
トランジスタ素子を有する基板と、
前記半導体素子の複数の相互接続レベルの各々に設けられると共に、空気誘電体によって互いに絶縁された複数の銅被覆相互接続配線および導電ビアと、
前記半導体素子の前記複数の相互接続レベルを貫通して延びる支柱部を形成するようそれぞれ構成された複数の支持スタブと
を備える半導体素子。
IPC (1件):
FI (3件):
H01L21/90 N
, H01L21/90 A
, H01L21/90 C
Fターム (35件):
5F033HH08
, 5F033HH11
, 5F033HH19
, 5F033HH21
, 5F033HH32
, 5F033JJ01
, 5F033JJ08
, 5F033JJ11
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033KK01
, 5F033KK04
, 5F033KK08
, 5F033KK11
, 5F033KK19
, 5F033KK21
, 5F033KK32
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ19
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033RR06
, 5F033RR21
, 5F033RR29
, 5F033RR30
, 5F033XX24
引用特許:
審査官引用 (5件)
-
特開昭63-313896
-
特開平2-220464
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平8-099529
出願人:株式会社東芝
全件表示
前のページに戻る