半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：宮田金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-060799
公開番号（公開出願番号）：特開平10-256489
出願日： 1997年03月14日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】従来の半導体装置において、電源入力路に形成されたデカップリング容量は、MOSキャパシタによって構成されていたが、1つのMOSキャパシタに内部電源-GND間の電圧が印加されたため、ゲート絶縁膜が絶縁破壊されるという問題があった。【解決手段】内部電源-GND間に、例えばMOSキャパシタを2つ直列に接続した構造のデカップリング容量を形成することで、1つのMOSキャパシタで印加される電圧を小さく抑制し、ゲート絶縁膜の寿命をのばすことが可能となる。

請求項（抜粋）：

内部電源-GND間に直列に接続された第一、第二のMOSキャパシタを含むデカップリング容量において、上記第一、第二のMOSキャパシタには上記内部電源-上記GND間の電圧よりも小さな電圧が印加されることを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 , H01L 21/822 , H01L 29/78

FI (2件)：

H01L 27/04 C , H01L 29/78 301 K

引用特許：

審査官引用 (13件)

特開平2-047875
特開昭57-115859
半導体デバイス
公報種別：公開公報出願番号：特願平6-131706 出願人：富士通株式会社

全件表示

前のページに戻る