特許
J-GLOBAL ID：200903055683084535

半導体集積回路およびその作製方法

発明者：
張 宏勇

張 宏勇 について

, 
坂倉 真之

坂倉 真之 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願平9-221022
公開番号（公開出願番号）：特開平11-054761
出願日： 1997年08月01日
公開日（公表日）： 1999年02月26日
要約：
【要約】【課題】 同一基板上に高速動作TFTと高耐圧TFTとを集積化する。【解決手段】 ボトムゲイト型TFT200のゲイト電極201と基板100表面を覆って、ボトムゲイト用ゲイト絶縁膜110が設けられる。このゲイト絶縁膜110はボトムゲイト型TFT200のゲイト絶縁膜として機能すると共に、トップゲイト型TFT300、350の下地膜としても機能する。半導体層202、302、303上にはトップゲイト用絶縁膜が形成される。ゲイト絶縁膜110を厚くし、ゲイト絶縁膜120を薄くすることで、ボトムゲイト型TFT200を高耐圧型とし、トップゲイト型TFT300、350を高速動作型とすることができる。
請求項（抜粋）：
同一の基板上に、トップゲイト型の薄膜トランジスタと、ボトムゲイト型の薄膜トランジスタとを有する半導体集積回路であって、前記基板を覆う第1の絶縁膜と、前記基板と前記第1の絶縁膜の間に形成された前記ボトムゲイト型薄膜トランジスタのゲイト電極と、前記第1の絶縁膜上に形成された前記トップゲイト型薄膜トランジスタの半導体層と、前記ボトムゲイト型薄膜トランジスタの半導体層と、前記トップゲイト型薄膜トランジスタの前記半導体層の少なくともチャネル形成領域を覆う第2の絶縁膜と、前記第2の絶縁膜上に形成された前記トップゲイト型薄膜トランジスタのゲイト電極とを有し、前記第1の絶縁膜を前記ボトムゲイト型薄膜トランジスタのゲイト絶縁膜に用い、前記第2の絶縁膜を前記トップゲイト型薄膜トランジスタのゲイト絶縁膜に用いることを特徴とする半導体集積回路。
IPC (2件)：
H01L 29/786 ,  G02F 1/136 500
FI (5件)：
H01L 29/78 617 J ,  G02F 1/136 500 ,  H01L 29/78 612 B ,  H01L 29/78 613 Z ,  H01L 29/78 619 B
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM