特許

J-GLOBAL ID：200903055821939970

割り込み要求を処理する方法及びシステム

発明者： ブラット・ルイス・ブレチ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-058577
公開番号（公開出願番号）：特開平10-283304
出願日： 1998年03月10日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】 割り込みによる待ち時間を削減する、入出力動作に伴う割り込みを処理する改善された方法を有する、コンピュータ・システムを提供する。【解決手段】 このコンピュータ・システムは、1台または複数の処理装置と、システム・バスを介して処理装置に接続された記憶装置(たとえば、RAM)と、入出力バスおよびバス・ブリッジを介して処理装置に接続された、割り込み元を提供する複数の入出力装置とを含む。バス・ブリッジは、処理装置に送られた割り込み要求を代行受信して処理装置で実行中のプロセスを中断せずに割り込み要求を処理する手段に組み込まれ、あるいはその手段に接続される。この好ましい実施形態において、割り込みを代行受信して処理する手段は、割り込み制御論理によってシーケンサ内で実行がスケジューリングされるピコ・コード命令を保持する記憶装置またはアレイを含む。

請求項（抜粋）：

システム・バスに接続された1台または複数の処理装置と、入出力バスに接続された1台または複数の入出力(I/O)装置とを有し、バス・ブリッジが前記システム・バスと入出力バスを相互接続するコンピュータ・システムにおいて、割り込み要求を処理する方法であって、1つまたは複数の割り込み要求を処理するためのピコ・コード命令を保持し、前記バス・ブリッジに接続された記憶装置を提供する段階と、前記バス・ブリッジによって、前記割り込み要求を検出する段階と、前記ピコ・コード命令を使用して、前記割り込み要求を処理する段階とを含む方法。

IPC (4件)：

G06F 13/24 310 ,  G06F 9/46 ,  G06F 9/46 360 ,  G06F 13/36 310

FI (4件)：

G06F 13/24 310 Z ,  G06F 9/46 C ,  G06F 9/46 360 A ,  G06F 13/36 310 D

引用特許：

出願人引用 (2件)

• 制御装置
  公報種別：公開公報   出願番号：特願平7-135393   出願人：オムロン株式会社
• コンピュータシステム
  公報種別：公開公報   出願番号：特願平7-143129   出願人：株式会社東芝

審査官引用 (2件)

• 制御装置
  公報種別：公開公報   出願番号：特願平7-135393   出願人：オムロン株式会社
• コンピュータシステム
  公報種別：公開公報   出願番号：特願平7-143129   出願人：株式会社東芝