特許
J-GLOBAL ID：200903056159423990

フォトセンサ及びその製造方法

発明者：
宮川 達也

宮川 達也 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 鹿嶋 英實
公報種別：公開公報
出願番号（国際出願番号）：特願2004-298638
公開番号（公開出願番号）：特開2006-114596
出願日： 2004年10月13日
公開日（公表日）： 2006年04月27日
要約：
【課題】 センサアレイに配置された各フォトセンサの形成領域に設けられる不透明層の面積を縮小して、センサアレイの開口率を向上させることができる素子構造を有するフォトセンサ及びその製造方法を提供する。【解決手段】 ダブルゲート型フォトセンサPSaの平面構造は、単一の半導体層11Wに2箇所の入射有効領域が設定されるように、該半導体層11Wのx方向の両端部にドレイン電極12L、12R、及び、ソース電極13が形成され、該ドレイン電極12L、12R及びソース電極13の各々に対して一体的に、y方向に延在するドレインラインLdl、Ldr及びソースラインLsが個別に形成された構成を有し、少なくともドレイン電極12L、12R及びソース電極13の平面形状のy方向の両端部と、半導体層11Wのy方向の両端部が、相互に平面的な位置が整合するように配置されている。【選択図】 図1
請求項（抜粋）：
半導体層の上方に第1のゲート電極が設けられ、下方に第2のゲート電極が設けられ、前記半導体層の両端部にドレイン電極及びソース電極が対向して設けられた、ダブルゲート型の薄膜トランジスタ構造を有するフォトセンサにおいて、 前記フォトセンサは、 前記ドレイン電極及び前記ソース電極間の前記半導体層に形成される、光の入射有効領域と、 特定方向に相互に並行して延在するように配設されたドレインライン及びソースラインと、 を備え、 前記ドレイン電極及び前記ソース電極は、前記ドレインライン及び前記ソースラインに沿って一体的に形成され、 前記入射有効領域の各々は長方形形状を有し、該長方形形状の長手方向に前記ドレインライン及び前記ソースラインが延在するように配設されていることを特徴とするフォトセンサ。
IPC (3件)：
H01L 27/146 ,  H04N 5/335 ,  H01L 29/786
FI (3件)：
H01L27/14 C ,  H04N5/335 F ,  H01L29/78 617N
Fターム (46件)：
4M118AB01 ,  4M118BA05 ,  4M118CA11 ,  4M118CA32 ,  4M118CB06 ,  4M118CB14 ,  4M118FB03 ,  4M118FB08 ,  4M118FB09 ,  4M118FB13 ,  4M118FB24 ,  5C024AX01 ,  5C024CX41 ,  5C024CY47 ,  5C024GX02 ,  5F110AA30 ,  5F110BB10 ,  5F110CC01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE30 ,  5F110EE43 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110NN12 ,  5F110NN24 ,  5F110NN35 ,  5F110QQ04
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM