特許

J-GLOBAL ID：200903056243150400

内部電源回路

発明者： 小川 和樹 ,  中川 祐之
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-027005
公開番号（公開出願番号）：特開平7-234735
出願日： 1994年02月24日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】異なる電圧の外部電源電圧で安定した内部電源電圧を供給する。【構成】内部電源回路の第1の出力トランジスタT01と第2の出力トランジスタT02とが並列に接続され、外部電源電圧Vccに基づいて内部電源電圧VIIを生成し内部回路に出力する。電圧制御回路1は第1の出力トランジスタT01に接続され、リファレンス電位Vref と内部電源電圧VIIとに基づいて第1の出力トランジスタT01を制御する。外部電圧検出回路2は電圧制御回路1に接続されている。外部電圧検出回路2は外部電源電圧Vccが高電圧か低電圧かを検出し、検出電圧VCSL を電圧制御回路1に出力する。そして、電圧制御回路1は検出電圧VCSL に基づいて、外部電源電圧Vccが高電圧の場合には第2の出力トランジスタを制御せず、低電圧の場合には第2の出力トランジスタT02を制御する。

請求項（抜粋）：

内部回路に接続され、高電圧又は低電圧の外部電源電圧(Vcc)に基づいて内部電源電圧(VII)を生成する第1の出力トランジスタ(T01)と、リファレンス電位(Vref )と内部電源電圧(VII)とに基づいて内部電源電圧(VII)が所定の電圧となるように第1の出力トランジスタ(T01)を制御する電圧制御回路(1)とを備えた内部電源回路において、前記第1の出力トランジスタ(T01)に並列に接続され、前記外部電源電圧(Vcc)に基づいて内部電源電圧(VII)を生成する第2の出力トランジスタ(T02)と、前記外部電源電圧(Vcc)が高電圧か低電圧かを検出し、検出信号(VCSL )を出力する外部電圧検出回路(2)とを備え、外部電源電圧Vccが高電圧の場合には前記第2の出力トランジスタ(T02)を制御せず、低電圧の場合には前記電圧制御回路(1)により第2の出力トランジスタ(T02)を制御するようにしたことを特徴とする内部電源回路。

IPC (2件)：

G05F 3/24 ,  G05F 1/56 310

引用特許：

審査官引用 (4件)

• 内部降圧電源回路
  公報種別：公開公報   出願番号：特願平4-014404   出願人：日本電気株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-175244   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-175115   出願人：日本電気株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平4-169777   出願人：九州日本電気株式会社