特許
J-GLOBAL ID：200903056324749021
半導体装置、半導体集積装置及び半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133052
公開番号（公開出願番号）：特開平10-065182
出願日： 1997年05月23日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 SOI基板を用いることなく、SOI構造を有するMOS型トランジスタを実現できるようにする。【解決手段】 P型シリコンよりなる半導体基板11の上には、周囲を絶縁酸化膜よりなる素子分離領域12に囲まれてなり、ゲート幅方向にくびれてなるチャネル形成領域13a並びにゲート長方向の各領域にそれぞれ延びるソース領域13b及びドレイン領域13cからなる素子活性領域13が形成されている。半導体基板11の上における素子分離領域12及び素子活性領域13のチャネル形成領域13aの上にはゲート絶縁酸化膜14を介したゲート電極15が形成されている。半導体基板11の素子活性領域13におけるゲート電極15の下に位置するチャネル形成領域13aの下方の領域にのみ、素子分離領域12と同一の絶縁酸化膜よりなるチャネル下絶縁層12aが形成されている。
請求項（抜粋）：
互いに間隔をおいて形成されたソース領域及びドレイン領域を有する半導体基板と、前記半導体基板の上における前記ソース領域と前記ドレイン領域との間に形成されたゲート電極と、前記ゲート電極の下に生成されるチャネル領域の下方に形成されたチャネル下絶縁層とを備えた半導体装置であって、前記チャネル下絶縁層は、ゲート長方向の両側に位置する素子分離領域との間に間隔をおくように形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 29/786
, H01L 27/12
, H01L 29/78
H01L 29/78 626 C
, H01L 27/12 Z
, H01L 29/78 301 X
, H01L 29/78 620
, H01L 29/78 621
, H01L 29/78 626 B
