特許

J-GLOBAL ID：200903056382371675

半導体装置

発明者： 松 田 正
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2004-013459
公開番号（公開出願番号）：特開2005-209811
出願日： 2004年01月21日
公開日（公表日）： 2005年08月04日
要約：

【課題】 低オン電圧且つ高速ターンオフ特性のトレンチゲート型IGBTを含む半導体装置を提供する。【解決手段】 トレンチ溝間に補助ベース層20を設け、ベース層13の面積を実質的に狭くしてキャリア密度を向上させ低オン電圧化を実現する。ターンオフ時には、補助ベース層20上に設けたキャリア排出電極21とエミッタ電極との間に設けたMISFET M1をオンさせることで、補助ベース層20の下部に蓄積したキャリアを効率よく排出し、高速化を実現する。【選択図】 図1

請求項（抜粋）：

第1導電型第1の半導体層と、 前記第1の半導体層の一方の表面上に形成された第2導電型第2の半導体層と、 前記第2の半導体層の表面部分に形成された第1導電型ベース層と、 前記ベース層の表面部分に選択的に形成された第2導電型エミッタ層と、 前記エミッタ層及び前記ベース層を貫通し前記第2の半導体層の所定の深さまで設けられた複数のトレンチ溝と、 前記トレンチ溝内にゲート絶縁膜を介して形成されたゲート電極と、 前記エミッタ層及び前記ベース層上に形成されたエミッタ電極と、 前記第1の半導体層の他方の表面上に形成されたコレクタ電極と、 隣接する二つの前記トレンチ溝間における任意の領域に形成され、前記エミッタ電極と絶縁された第1導電型補助ベース層と、 前記第1導電型補助ベース層の表面にコンタクトするキャリア排出電極と、 を備えることを特徴とするトレンチゲート型IGBTを含む半導体装置。

IPC (3件)：

H01L29/78 ,  H01L21/8234 ,  H01L27/088

FI (9件)：

H01L29/78 655E ,  H01L29/78 652F ,  H01L29/78 652J ,  H01L29/78 652Q ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/78 656A ,  H01L29/78 656B ,  H01L27/08 102A

Fターム (11件)：

5F048AA05 ,  5F048AC01 ,  5F048AC06 ,  5F048AC08 ,  5F048BA07 ,  5F048BA19 ,  5F048BB02 ,  5F048BB05 ,  5F048BC02 ,  5F048CB06 ,  5F048CB07

引用特許：

出願人引用 (1件)

• トレンチゲート付き半導体装置
  公報種別：公開公報   出願番号：特願2000-294986   出願人：株式会社東芝

審査官引用 (1件)

• 絶縁ゲート型半導体素子
  公報種別：公開公報   出願番号：特願2002-245860   出願人：株式会社東芝