特許
J-GLOBAL ID:200903061368868455
絶縁ゲート型半導体素子
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-245860
公開番号(公開出願番号):特開2003-124468
出願日: 1994年03月15日
公開日(公表日): 2003年04月25日
要約:
【要約】【課題】ターンオン特性を損なわずに、素子のターンオフ特性を改善できる絶縁ゲート型半導体素子を提供すること。【解決手段】p型エミッタ層1と、このp型エミッタ層1上に形成されたN- 型高抵抗ベース層3と、このN- 型高抵抗ベース層3に接して形成されたP型ベース層4と、このP型ベース層4内にN- 型高抵抗ベース層3に接する深さに形成されたトレンチ溝にゲート絶縁膜6を介して埋込み形成されたゲート電極7と、トレンチ溝の側面に接してP型ベース層4の表面に形成されたN型ソース層5と、このN型ソース層5、P型ベース層4、N- 型高抵抗ベース層3、ゲート絶縁膜6およびゲート電極7とで構成された第1のMOSトランジスタにより誘起されるチャネルを介さずに、正孔を素子外に排出するための第2のMOSトランジスタ10とを備えている。
請求項(抜粋):
第2導電型ベース層に接して形成された第1導電型ベース層と、この第1導電型ベース層内に前記第2導電型ベース層に達する深さに形成された複数の溝のそれぞれにゲート絶縁膜を介して埋め込み形成された複数のゲート電極と、前記複数の溝中の隣接する二つ溝で挟まられた前記第1導電型ベース層の表面に形成された第2導電型ソース層および第1導電型半導体層と、前記第2導電型ソース層および前記第1導電型半導体層にコンタクトする第2の主電極とを具備してなり、前記ゲート絶縁膜は前記ゲート電極上にも形成されており、且つ前記第2導電型ソース層の高さが前記ゲート電極上の前記ゲート絶縁膜のそれよりも高いことを特徴とする絶縁ゲート型半導体素子。
IPC (4件):
H01L 29/78 655
, H01L 29/78 653
, H01L 29/78 656
, H01L 29/786
FI (6件):
H01L 29/78 655 E
, H01L 29/78 653 A
, H01L 29/78 655 G
, H01L 29/78 656 A
, H01L 29/78 616 S
, H01L 29/78 617 J
Fターム (17件):
5F110AA07
, 5F110BB04
, 5F110BB12
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE09
, 5F110EE22
, 5F110EE24
, 5F110GG02
, 5F110GG12
, 5F110GG22
, 5F110GG23
, 5F110HM02
, 5F110HM04
, 5F110HM12
, 5F110NN78
引用特許:
前のページに戻る