特許

J-GLOBAL ID：200903056430789873

レイアウト設計方法

発明者： 永吉 太 ,  佐藤 庄一郎
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-015985
公開番号（公開出願番号）：特開2001-210716
出願日： 2000年01月25日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】 アンテナ効果によるゲート絶縁膜へのダメージを最小限に抑制しつつ、配線性の低下を最小限にとどめたレイアウト設計方法を提供する。【解決手段】 第1のレイアウト情報から、各MOSTrのゲート電極に接続される第1の端部と拡散層に接続される第2の端部を備える連続した金属配線の配線層毎の面積を各ゲート電極毎に個々に算出する第1の工程P1と、第1のゲート電極を抽出する第2の工程P2と、第1の接続配線の有無を調べる第3の工程P3と、第2の接続配線の有無を調べる第4の工程P4と、第3の接続配線の有無を更に調べる第5の工程P5と、第1のゲート電極とこの第3の接続配線との接続を第1の配線層よりも上層の第2の配線層を経由して接続するように配線パターンを変更する第6の工程と、を少なくとも含むアンテナ効果抑止処理工程S20を備えたレイアウト設計方法を用いる。

請求項（抜粋）：

多層配線構造を用いた複数の電界効果トランジスタを含む半導体装置のレイアウト設計方法であって、前記電界効果トランジスタのゲート電極に接続される第1の端部と拡散層に接続される第2の端部を備える連続した金属配線が前記第2の端部とは未接続で且つ前記ゲート電極と接続されている配線層の配線パターンを形成する際、この配線パターンの面積が予め設定されている所定の基準値を超えないようにレイアウトするアンテナ効果抑止処理工程を有することを特徴とするレイアウト設計方法。

IPC (3件)：

H01L 21/82 ,  H01L 21/70 ,  H01L 21/3205

FI (3件)：

H01L 21/70 ,  H01L 21/82 W ,  H01L 21/88 Z

Fターム (12件)：

5F033MM17 ,  5F033MM21 ,  5F033VV06 ,  5F033WW01 ,  5F033XX31 ,  5F064CC09 ,  5F064EE03 ,  5F064EE08 ,  5F064EE09 ,  5F064EE23 ,  5F064EE56 ,  5F064HH10

引用特許：

審査官引用 (2件)

• 半導体集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-347475   出願人：松下電器産業株式会社
• 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
  公報種別：公開公報   出願番号：特願平10-094993   出願人：松下電器産業株式会社