DRAMセル及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：瀬谷徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-374829
公開番号（公開出願番号）：特開平11-265990
出願日： 1998年12月28日
公開日（公表日）： 1999年09月28日
要約：

【要約】【目的】本発明は、SOI(Silicon-On-Insulator)構造を利用して既存のキャパシタをさらに製作せず信号を記憶させることができるDRAMセル構造とその製造方法を提供する。【構成】第1導電型の不純物がドーピングされた半導体層と、前記半導体層の一側表面上に形成されたゲートと、前記ゲートの両側の前記半導体層に不純物をドーピングさせて形成された第2導電型のソース/ドレイン領域とを有するMOSFET; 前記半導体層の他側表面上に形成された絶縁膜とプレート電極用導電層;及び前記半導体層と前記絶縁膜との界面に誘起された少数キヤリヤをパージするために前記半導体層に形成された、第1導電型のパージ(purge)領域を含んでなる。

請求項（抜粋）：

第1導電型の不純物がドーピングされた半導体層と、前記半導体層の一側表面上に形成されたゲートと、前記ゲートの両側の前記半導体層に不純物をドーピングさせて形成された第2導電型のソース/ドレイン領域とを有するMOSFET;前記半導体層の他側表面上に形成された絶縁膜とプレート電極用導電層;及び、前記半導体層と前記絶縁膜との界面に誘起された少数キャリヤをパージするために前記半導体層に形成された、第1導電型のパージ(purge)領域を含んでなることを特徴とするDRAMセル。

IPC (2件)：

H01L 27/108 , H01L 21/8242

FI (2件)：

H01L 27/10 611 , H01L 27/10 671 C

引用特許：

出願人引用 (4件)

特開平3-218664
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-296472 出願人：株式会社日立製作所
特開平3-066167

全件表示

審査官引用 (4件)

特開平3-218664
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-296472 出願人：株式会社日立製作所
特開平3-066167

全件表示

前のページに戻る