特許
J-GLOBAL ID：200903056774659120

半導体集積回路装置

発明者：
有田 順一

有田 順一 について

, 
氏家 健二

氏家 健二 について

, 
田中 英樹

田中 英樹 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-327406
公開番号（公開出願番号）：特開平10-173087
出願日： 1996年12月09日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 LSIパッケージのパッケージ基板に形成された多層配線間の寄生容量を低減する。【解決手段】 このBGAのパッケージ基板1に形成された第1層配線である信号配線7の下層には第2層配線であるGNDプレーン10が形成されているが、信号配線7と一体に形成され、スルーホール8群が形成された領域よりも外側に位置するメッキ配線9の下層にはGNDプレーン10は形成されていない。そのため、スルーホール8群が形成された領域よりも外側のメッキ配線9に形成される容量は、隣接するメッキ配線9、9の間の寄生容量だけであり、GNDプレーン10との間に寄生容量が形成されることはない。
請求項（抜粋）：
半導体チップを実装する一面に前記半導体チップと電気的に接続される電極および前記電極の表面にメッキを施すためのメッキ配線が信号配線と一体に形成され、内層にシート状の電源プレーンが形成された多層配線構造のパッケージ基板を備えたパッケージを有する半導体集積回路装置であって、前記メッキ配線が形成された領域の少なくとも一部と、前記シート状の電源プレーンが形成された領域とが配線の積層方向において互いに重なり合わないようにしたことを特徴とする半導体集積回路装置。
FI (4件)：
H01L 23/12 L ,  H01L 23/12 E ,  H01L 23/12 W ,  H01L 23/12 N
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM