特許
J-GLOBAL ID:200903056776224120
ハイブリッド制御システム
発明者:
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2004-311215
公開番号(公開出願番号):特開2006-129557
出願日: 2004年10月26日
公開日(公表日): 2006年05月18日
要約:
【課題】 本発明は、リセット異常判定を防止するハイブリッド制御システムの提供を目的とする。【解決手段】 高電圧電源を電源として降圧手段を介して動作する第1の動作モード(システム起動状態がON)と、低電圧電源を電源として動作する第2の動作モード(システム起動状態がOFF)とを有するハイブリッド制御システムにおいて、ハイブリッドECU内のCPUへの供給電圧が所定値を下回った場合にCPUをリセットするリセット手段を備え、CPUリセットの発生時の動作モードに基づいて前記CPUへのリセットの異常を判定することを特徴とするハイブリッド制御システム。【選択図】 図9
請求項(抜粋):
高電圧電源を電源として降圧手段を介して動作する第1の動作モードと、
低電圧電源を電源として動作する第2の動作モードとを有するハイブリッド制御システムにおいて、
CPUへの供給電圧が所定値を下回った場合に前記CPUをリセットするリセット手段を備え、
CPUリセットの発生時の動作モードに基づいて前記CPUへのリセットの異常を判定することを特徴とするハイブリッド制御システム。
IPC (5件):
B60L 11/14
, B60W 20/00
, B60W 10/26
, B60K 6/04
, F02D 45/00
FI (6件):
B60L11/14
, B60K6/04 330
, B60K6/04 400
, B60K6/04 553
, F02D45/00 376E
, F02D45/00 376F
Fターム (20件):
3G384AA28
, 3G384CB09
, 3G384DA04
, 3G384DA42
, 3G384EE36
, 5H115PA08
, 5H115PC06
, 5H115PG04
, 5H115PI13
, 5H115PI22
, 5H115PU24
, 5H115QN03
, 5H115RE03
, 5H115TE05
, 5H115TI05
, 5H115TO13
, 5H115TR05
, 5H115TU06
, 5H115TZ12
, 5H115UB01
引用特許:
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る