特許

J-GLOBAL ID：200903056919165708

半導体装置

発明者： 三谷 真一郎 ,  池田 隆英 ,  森 和孝 ,  樋口 久幸
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2008-299436
公開番号（公開出願番号）：特開2009-076932
出願日： 2008年11月25日
公開日（公表日）： 2009年04月09日
要約：

【課題】 絶縁層上の半導体層に構成された電界効果トランジスタのドレイン耐圧を高める。【解決手段】 絶縁層上の半導体層に構成された電界効果トランジスタを有する半導体装置であって、前記電界効果トランジスタのチャネル形成領域と電気的に接続されるボディ電極と、前記電界効果トランジスタのチャネル形成領域と対向して前記絶縁層下に設けられるバックゲート電極とを備えている。前記ボディ電極、前記バックゲート電極の夫々には、前記電界効果トランジスタのチャネル形成領域の上層部に形成されるチャネルと反対導電型のキャリアを制御する電位が印加される。【選択図】 図2

請求項（抜粋）：

基板と、前記基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを含む半導体基体と、 前記半導体基体の第1領域に形成されたnチャネル型電界効果トランジスタと、 前記半導体基体の第2領域に形成されたpチャネル型電界効果トランジスタとを有する半導体装置であって、 前記nチャネル型電界効果トランジスタは、 前記第1領域における前記半導体層中に形成され、且つ、n型の導電性を示す第1ソース領域及び第1ドレイン領域と、 前記第1領域における前記半導体層上に形成された第1ゲート絶縁膜と、 前記第1ゲート絶縁膜上に形成された第1ゲート電極と、 前記第1ゲート電極下の前記半導体層に設けられ、且つ、前記第1ソース領域及び第1ドレイン領域に挟まれた領域である第1チャネル形成領域と、 前記第1領域における前記半導体層中に形成され、p型の導電性を示し、且つ、 前記第1チャネル形成領域に電気的に接続された第1ボディ電極と、 前記絶縁層を介して、前記第1チャネル形成領域下の前記基板に設けられた第1バックゲート電極とを有し、 前記pチャネル型電界効果トランジスタは、 前記第2領域における前記半導体層中に形成され、且つ、p型の導電性を示す第2ソース領域及び第2ドレイン領域と、 前記第2領域における前記半導体層上に形成された第2ゲート絶縁膜と、 前記第2ゲート絶縁膜上に形成された第2ゲート電極と、 前記第2ゲート電極下の前記半導体層に設けられ、且つ、前記第2ソース領域及び第2ドレイン領域に挟まれた領域である第2チャネル形成領域と、 前記第2領域における前記半導体層中に形成され、n型の導電性を示し、且つ、前記第2チャネル形成領域に電気的に接続された第2ボディ電極と、 前記絶縁層を介して、前記第2チャネル形成領域下の前記基板に設けられた第2バックゲート電極とを有し、 前記第1ボディ電極と前記第1バックゲート電極は同一電位が印加され、 前記第2ボディ電極と前記第2バックゲート電極は同一電位が印加されることを特徴とする半導体装置。

IPC (4件)：

H01L 29/786 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/092

FI (7件)：

H01L29/78 613A ,  H01L27/08 331E ,  H01L27/08 321D ,  H01L27/08 321F ,  H01L27/08 321C ,  H01L29/78 617N ,  H01L29/78 626B

Fターム (49件)：

5F048AA03 ,  5F048AA05 ,  5F048AA07 ,  5F048AB04 ,  5F048AB10 ,  5F048AC04 ,  5F048BA16 ,  5F048BB02 ,  5F048BB06 ,  5F048BB07 ,  5F048BB09 ,  5F048BB12 ,  5F048BB14 ,  5F048BD01 ,  5F048BE03 ,  5F048BE09 ,  5F048BF01 ,  5F048BF15 ,  5F048BF16 ,  5F048BF18 ,  5F048BG01 ,  5F048BG07 ,  5F110AA06 ,  5F110AA08 ,  5F110AA09 ,  5F110AA13 ,  5F110AA15 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE30 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG25 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110NN02 ,  5F110NN78 ,  5F110QQ11 ,  5F110QQ19

引用特許：

出願人引用 (6件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-277034   出願人：株式会社日立製作所
• 特開平1-115394号公報
  
• 特開平3-116969
  
• 特開平4-259259
  
• 特開平4-280474
  
• P型MOSFET及びその製造方法
  公報種別：公開公報   出願番号：特願平9-110661   出願人：松下電工株式会社