半導体集積回路装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-184292
公開番号（公開出願番号）：特開2004-031559
出願日： 2002年06月25日
公開日（公表日）： 2004年01月29日
要約：

【課題】歪み基板の素子分離の壁を介するリーク電流を低減し、素子分離特性を向上させる。【解決手段】単結晶シリコン層1a、SiGe層1bおよびこのSiGe層1b上にエピタキシャル成長された単結晶Si層1cよりなる歪み基板1中に、その底部がSiGe層1b中に位置する溝2を形成し、溝2の内壁に単結晶Siをエピタキシャル成長させることによりSi膜3を形成し、さらに、このSi膜3の一部を酸化しその上部にSi酸化膜(熱酸化膜)6を形成した後、溝2の内部を含む基板1上に、絶縁膜としてCVD法により酸化シリコン膜7を堆積し、その表面CMP法により研磨する。このように素子分離SGIとSiGe層1bとの間にSi膜3を介在させることにより素子分離SGIの壁に沿ったリーク電流を低減することができる。【選択図】図13

請求項（抜粋）：

(a)SiGe層と、前記SiGe層上にエピタキシャル成長された第1のSi層とを有し、素子分離領域で区画された素子形成領域を有する半導体基板と、 (b)前記素子分離領域に形成された溝とその内部の絶縁膜よりなる素子分離であって、前記溝は、前記第1のSi層を貫通し、前記SiGe層の途中にその底部を有する素子分離と、 (c)前記素子分離と前記SiGe層との間に形成された第2のSi層と、 (d)前記素子形成領域の半導体基板の主表面に形成された半導体素子と、を有することを特徴とする半導体集積回路装置。

IPC (5件)：

H01L21/76 , H01L21/8238 , H01L27/08 , H01L27/092 , H01L29/78

FI (5件)：

H01L21/76 L , H01L27/08 331A , H01L27/08 321B , H01L29/78 301B , H01L29/78 301R

Fターム (68件)：

5F032AA35 , 5F032AA44 , 5F032AA45 , 5F032AA46 , 5F032AA47 , 5F032AA54 , 5F032AA70 , 5F032AA77 , 5F032BB03 , 5F032BB08 , 5F032CA03 , 5F032CA09 , 5F032CA17 , 5F032CA18 , 5F032DA02 , 5F032DA04 , 5F032DA12 , 5F032DA22 , 5F032DA33 , 5F032DA53 , 5F032DA74 , 5F048AC03 , 5F048BA05 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BF16 , 5F048BG01 , 5F048BG13 , 5F048DA27 , 5F140AA01 , 5F140AA05 , 5F140AA24 , 5F140AB03 , 5F140AC28 , 5F140BA01 , 5F140BA16 , 5F140BA17 , 5F140BC12 , 5F140BE02 , 5F140BE07 , 5F140BF04 , 5F140BF18 , 5F140BF21 , 5F140BF27 , 5F140BF60 , 5F140BG08 , 5F140BG14 , 5F140BG27 , 5F140BG34 , 5F140BG44 , 5F140BG52 , 5F140BG53 , 5F140BH15 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ27 , 5F140BK21 , 5F140BK27 , 5F140BK34 , 5F140BK38 , 5F140CA03 , 5F140CB04 , 5F140CB08 , 5F140CB10 , 5F140CC03 , 5F140CF04

引用特許：

審査官引用 (5件)

半導体デバイスおよびその作製方法
公報種別：公開公報出願番号：特願平4-344533 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
半導体装置の素子分離用トレンチ構造
公報種別：公開公報出願番号：特願平10-011575 出願人：ソニー株式会社
局所選択酸化を用いた絶縁体上のバルクおよびひずみを有するシリコン
公報種別：公開公報出願番号：特願平10-293720 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る