特許
J-GLOBAL ID：200903057046869114

電子デバイス

発明者：
ヴェルマオレン フベルタス ゲー ハー

ヴェルマオレン フベルタス ゲー ハー について

, 
ヴァアエルス トマス エフ

ヴァアエルス トマス エフ について

, 
ルスベルグ グイラオメ エー アー

ルスベルグ グイラオメ エー アー について


出願人/特許権者：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ について


代理人 (1件)： 沢田 雅男
公報種別：公表公報
出願番号（国際出願番号）：特願2003-529172
公開番号（公開出願番号）：特表2005-503563
出願日： 2002年09月04日
公開日（公表日）： 2005年02月03日
要約：
【課題】デバッグ機能が向上した電子デバイスを提供すること。【解決手段】電子デバイス(100)は、各サブデバイス(120a、120b)がテスト・インターフェース(140a; 140b)に結合された、複数のサブデバイス(120a、120b)を有する。テスト・インターフェース(140a、140b)は、チェーン(140)内の先行のテスト・インターフェース(140a)のTDO接点(142b)を後続のテスト・インターフェース(140b)のTDI接点(141b)に結合させることにより、テスト・インターフェースのチェーン(140)内に構成されている。さらに、チェーン(140)は、その始点において、電子デバイス(100)の他の部分をテストするための境界スキャン対応のテスト・インターフェース(160)によって拡張されている。チェーン(140)内の最後のテスト・インターフェース(140b)のTDO接点(142b)と、テスト・インターフェース(160)のTDO接点(162)とが両方ともバイパス・マルチプレクサ(102)に結合されることにより、チェーン全体(140、160)を通るか、またはテスト・インターフェース(160)しか通らない、テスト・データ入力(110)からテスト・データ出力(112)への2つの可能なルートが得られる。したがって、電子デバイス(100)を、マクロ・デバイスとして、またはサブデバイスの集まり(120a、120b)として、テストまたはデバッグすることが可能となる。【選択図】図1
請求項（抜粋）：
複数のサブデバイスと、 第一入力、第二入力、および出力を有するバイパス・マルチプレクサと、 テスト・データ入力と、 前記バイパス・マルチプレクサの前記出力に結合されたテスト・データ出力と、 1組のテスト・インターフェースであって、前記テスト・インターフェースの組内の各テスト・インターフェースが、前記複数のサブデバイスからのサブデバイスに結合され、テスト・インターフェースの前記チェーン内の先行のテスト・インターフェースのテスト・データ出力接点が、前記チェーン内の後続のテスト・インターフェースのテスト・データ入力接点に結合されることによって、前記テスト・インターフェースの組がテスト・インターフェースのチェーンを形成する、1組のテスト・インターフェースと、 前記テスト・データ入力に結合されたさらなるテスト・データ入力接点と、前記バイパス・マルチプレクサの前記第一入力に結合されたテスト・データ出力接点とを有する、前記バイパス・マルチプレクサをコントロールするための境界スキャン対応のさらなるテスト・インターフェースと、 を有する、複数のテスト・インターフェースと、 を有する電子デバイスにおいて、 テスト・インターフェースの前記チェーン内の最後のテスト・インターフェースのテスト・データ出力接点が、前記バイパス・マルチプレクサの前記第二入力に結合され、かつ、 前記さらなるテスト・データ出力接点が、さらに、テスト・インターフェースの前記チェーン内の第一テスト・インターフェースの接点内のテスト・データに結合されることを特徴とする、電子デバイス。
IPC (1件)：
G01R31/28
FI (1件)：
G01R31/28 G
Fターム (7件)：
2G132AA01 ,  2G132AA14 ,  2G132AA15 ,  2G132AA20 ,  2G132AB01 ,  2G132AC15 ,  2G132AK15
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM