特許
J-GLOBAL ID:200903057209235380

DMAコントローラ

発明者:
出願人/特許権者:
代理人 (1件): 石川 泰男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-118067
公開番号(公開出願番号):特開平9-305527
出願日: 1996年05月13日
公開日(公表日): 1997年11月28日
要約:
【要約】【課題】 多チャンネルのDMA処理において、システムの動作状況に応じて、各チャンネルの優先順位を必要に応じて変更することが可能なDMA制御装置を提供する。【解決手段】 チャンネル決定回路8は複数のチャンネルについてのDMA処理要求信号S1-S7を受け取り、対応するチャンネルのDMA処理をDMA処理回路9に実行させる。複数チャンネルのDMA要求が時間的に重なった場合には、チャンネル決定回路8は、システムの動作モードに応じて予め決められた優先順位に基づいて、DMA処理を実行すべき一のチャンネルを決定する。従って、複数のDMA要求は、優先順位の高い順に実行されるが、その順序はモードによって変更される。
請求項(抜粋):
複数の動作モードで動作するシステムに設けられ、複数のチャンネルを有するDMAコントローラにおいて、前記複数のチャンネルに対応するDMA処理要求信号の入力を受け、前記複数のチャンネルのうちの一つを選択してDMA処理を実行するチャンネルを決定するチャンネル決定回路と、前記チャンネル決定回路により決定されたチャンネルのDMA処理を実行するDMA処理回路と、を有し、前記チャンネル決定回路は、前記システムの動作モード毎に定められた優先順位に基づいて一のチャンネルを決定することを特徴とするDMAコントローラ。
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る