特許
J-GLOBAL ID：200903057227000454
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-189998
公開番号（公開出願番号）：特開平11-040667
出願日： 1997年07月15日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 ブランケット-タングステンプロセスにおけるタングステン膜上のリセスの発生という問題を解消し、上層配線膜のステップカバレッジを改善し、歩留まりの低下を抑制する。【解決手段】 下層のコンタクト孔の上に更に上層のコンタクト孔を配置するスタックドコンタクト構造を有した半導体装置の製造方法において、半導体基板1上に第1の層間絶縁膜2を介して形成した第1の配線膜3及び第2の配線膜5をフォトレジスト膜をマスクにして逐次エッチングして前記半導体基板1上まで貫通するコンタクト孔10を形成した後、前記半導体基板1上のコンタクト孔10内を含む全面にバリアメタル膜11を介してタングステン膜から成る第3の配線膜12を形成するものである。
請求項（抜粋）：
下層のコンタクト孔の上に更に上層のコンタクト孔を配置するスタックドコンタクト構造を有した半導体装置の製造方法において、半導体基板上に層間絶縁膜を介して形成した下層の配線膜及び上層の配線膜をフォトレジスト膜をマスクにして逐次エッチングして前記半導体基板上まで貫通するコンタクト孔を形成する工程と、前記レジスト膜を除去した後に前記半導体基板上のコンタクト孔内を含む全面に高融点金属膜から成る最上層の配線膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768
, H01L 21/28 301
H01L 21/90 C
, H01L 21/28 301 R
