特許

J-GLOBAL ID：200903057386891122

半導体シリコンウェーハの評価方法および製造工程の管理方法

発明者： 岡 哲史
出願人/特許権者： 信越半導体株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2000-082958
公開番号（公開出願番号）：特開2001-274214
出願日： 2000年03月23日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 半導体シリコンウェーハにMOSキャパシタを形成する際のMOSキャパシタの作製条件およびTDDB測定条件を適切に設定することにより、半導体シリコンウェーハの品質のみを評価することができる方法を提供し、この評価方法により得られた結果を半導体シリコンウェーハの製造工程にフィードバックしてその製造工程を管理する方法を提供する。【解決手段】 半導体シリコンウェーハの表面にMOSキャパシタを形成し、該MOSキャパシタのTDDB測定を行うことにより得られるワイブルプロットの偶発不良(βモード破壊)率により、前記半導体シリコンウェーハの品質を評価する。また、その偶発不良(βモード破壊)率により、半導体シリコンウェーハの製造工程を管理する。

請求項（抜粋）：

半導体シリコンウェーハの表面にMOSキャパシタを形成し、該MOSキャパシタのTDDB測定を行うことにより得られるワイブルプロットの偶発不良(βモード破壊)率により、前記半導体シリコンウェーハの品質を評価することを特徴とする半導体シリコンウェーハの評価方法。

FI (2件)：

H01L 21/66 Z ,  H01L 21/66 V

Fターム (13件)：

4M106AA01 ,  4M106AA07 ,  4M106AA20 ,  4M106AB01 ,  4M106CA14 ,  4M106CA27 ,  4M106CA56 ,  4M106DH04 ,  4M106DH16 ,  4M106DH44 ,  4M106DH46 ,  4M106DJ20 ,  4M106DJ40

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-068766   出願人：株式会社リコー
• 半導体装置の製造工程の管理方法及び半導体装置
  公報種別：公開公報   出願番号：特願平10-057581   出願人：松下電器産業株式会社