特許

J-GLOBAL ID：200903057424556324

不揮発性半導体記憶装置および不揮発性半導体メモリシステム

発明者： 田中 智晴 ,  助川 博
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-301063
公開番号（公開出願番号）：特開2002-110899
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 コスト増を抑制できる不揮発性半導体記憶装置を提供すること。【解決手段】 複数の不揮発性半導体メモリセルから構成されるメモリセルアレイと、前記メモリセルアレイに接続される複数のビット線と、前記メモリセルアレイに接続される複数のワード線と、それぞれの一端がそれぞれのワード線に接続され他端が入力端子に接続される複数の転送ゲートトランジスタと、が形成される第1の半導体基板を持つパッケージ5と、前記入力端子に接続される出力端子にその出力信号が出力される前記ワード線を制御するためのワード線制御回路が形成される第2の半導体基板を持つパッケージ4とを備える。

請求項（抜粋）：

複数の不揮発性半導体メモリセルから構成されるメモリセルアレイ、前記メモリセルアレイに接続される複数のビット線、前記メモリセルアレイに接続される複数のワード線、およびそれぞれの一端がそれぞれのワード線に接続され、それぞれ他端が入力端子に接続される複数の転送ゲートトランジスタが形成される第1の半導体基板と、前記入力端子に接続される出力端子に、その出力信号が出力される前記ワード線を制御するためのワード線制御回路が形成される第2の半導体基板とを備えたことを特徴とする不揮発性半導体記憶装置。

IPC (13件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  G11C 16/02 ,  G11C 16/06 ,  H01L 21/60 ,  H01L 23/12 501 ,  H01L 23/52 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 27/10 495 ,  H01L 29/788 ,  H01L 29/792

FI (9件)：

H01L 23/12 501 P ,  H01L 27/10 495 ,  H01L 25/08 Z ,  G11C 17/00 601 Z ,  G11C 17/00 636 Z ,  H01L 21/92 602 F ,  H01L 23/52 C ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (17件)：

5B025AD00 ,  5B025AE00 ,  5B025AF04 ,  5F001AA01 ,  5F001AB08 ,  5F001AD53 ,  5F001AD61 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083NA01 ,  5F101BA01 ,  5F101BB05 ,  5F101BD34 ,  5F101BD36

引用特許：

審査官引用 (2件)

• 半導体集積回路装置及び半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平7-104799   出願人：ソニー株式会社
• チップ接続構造
  公報種別：公開公報   出願番号：特願平6-311518   出願人：株式会社日立製作所