特許
J-GLOBAL ID：200903057459918032
MOS半導体装置およびその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-163049
公開番号（公開出願番号）：特開平8-274331
出願日： 1995年06月06日
公開日（公表日）： 1996年10月18日
要約：
【要約】【目的】 シリサイド層の密着性、耐食性およびゲートの低抵抗化を損なうことなく、シリサイドによるゲート不純物の吸い出しを抑制する。【構成】 ゲート電極を構成するポリシリコン層3と、高融点金属シリサイド層5(WSix,TiSix,MoSix等)の界面近傍におけるポリシリコン層3の粒界4(ポリシリコン層表面の粒界部分)を酸化シリサイド、窒化シリサイドまたは酸窒化シリサイドとする。このような構造を得るには、ゲート電極を構成するポリシリコン層上に高融点金属シリサイド層を形成する前に、ポリシリコン表面のウエットエッチ工程、極少量のシリサイド材料を蒸着する工程、酸化及び/又は窒化処理工程、絶縁膜エッチバック工程の順に処理する。
請求項（抜粋）：
ポリサイドゲートを有するMOS半導体装置において、ゲート電極を構成するポリシリコン層と高融点金属シリサイド層の界面近傍におけるポリシリコン層の粒界が、酸化処理及び/又は窒化処理されていることを特徴とするポリサイドゲートMOS半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/306
, H01L 21/336
H01L 29/78 301 G
, H01L 21/306 D
, H01L 29/78 301 P
