半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-203456
公開番号（公開出願番号）：特開2000-036190
出願日： 1998年07月17日
公開日（公表日）： 2000年02月02日
要約：

【要約】【課題】マルチバンク構成の同期型DRAMで、バンクのビット線に対してプリチャージ電流を供給する回路のパワーオン時のパワーオン電流を抑制する。【解決手段】それぞれ有するビット線プリチャージ電源線が共通に接続され、それぞれ同様の構成を有する複数のバンク回路BKiと、プリチャージ電源線に出力ノードが接続され、DRAMチップの電源投入時にプリチャージ電流供給動作を開始する第1のプリチャージ電源供給回路211 と、プリチャージ電源線に出力ノードが接続され、第1のプリチャージ電源供給回路のプリチャージ電流によりビット線が所定の電位に立ち上がった後にプリチャージ電流供給動作を開始する第2のプリチャージ電源供給回路212 とを具備する。

請求項（抜粋）：

それぞれ有するプリチャージ電源線が共通に接続され、それぞれ同様の構成を有する複数の回路ブロックと、前記プリチャージ電源線にプリチャージ電流出力ノードが接続され、半導体チップの電源投入時にプリチャージ電流供給動作を開始する第1のプリチャージ電源供給回路と、前記プリチャージ電源線にプリチャージ電流出力ノードが接続され、前記第1のプリチャージ電源供給回路のプリチャージ電流により前記プリチャージ電源線が所定の電位に立ち上がった後にプリチャージ電流供給動作を開始する第2のプリチャージ電源供給回路とを具備することを特徴とする半導体装置。

IPC (3件)：

G11C 11/401 , G11C 11/409 , G11C 11/407

FI (4件)：

G11C 11/34 362 H , G11C 11/34 353 F , G11C 11/34 354 F , G11C 11/34 362 S

Fターム (5件)：

5B024AA03 , 5B024BA05 , 5B024BA07 , 5B024BA27 , 5B024CA16

引用特許：

審査官引用 (6件)

セルプレート電圧初期セットアップ回路
公報種別：公開公報出願番号：特願平4-268759 出願人：ゴールドスターエレクトロンカンパニーリミテッド
特開平3-288218
特開平1-161513

全件表示

前のページに戻る